国民经济的快速发展下，越来越多的行业，开始通过报告的方式，用于记录工作内容。怎么样才能写出优质的报告呢？以下是小编收集整理的《数字钟的设计报告》，希望对大家有所帮助。
设计基础课程多维视角数字媒体教学模式构建实践报告
本文简要介绍了多维视角数字媒体教学模式的研究目的、主要研究工作、内容和研究方法、研究成果及其分析。
【关键词】多维视角;数字媒体教学
目的：通过与传统美术教学方法的对比，充分体现多维视角数字化教学的优势及其推广前景。
方法：调查分析法。我们通过对艺术设计专业2013级的72名学生进行问卷调查，同时，也对承担基础美术教学的9位老师和外校10位美术老师(广西梧州市4中1人、广西岑溪3人、广西桂林2人、广西容县4人)进行问卷调查，对答卷进行综合分析， 得出结论。
结论：从以上的调查结果可以看出，学生们参加多维视角数字媒体教学学习后，在理论、技能、素质等方面都有了较好的收获或提升。不难看出，多维视角数字媒体教学给予大学生的不仅是教学模式的改变，还有学习视角的多样化和对知识维度理解的全面性的，同时，对知识中疑难问题解决的及时性使更多学生感受到了学习的快乐和成就感。多维视角数字媒体教学模式的教学效果的高实效和科学严谨性是有目共睹的，值得普及和推广。
1 教改项目实施对象学生学习效果问卷调查
2013年11月，《多维视角数字化教学在设计基础课程中的应用实践》项目组分别对梧州学院参加过2013-2014年多维视角数字媒体教学那些同学继续进行学习效果问卷调查。调查采用无记名问卷方式，共设计了4个单项选择题，共发放问卷72份，收回有效问卷72份。
1.1 调查的数据统计及分析
第一题，“参加多维视角数字媒体教学学习后，你觉得自己的素描学习效果和知识技能是否有了提高”——有三个选项：A、很明显，B、有提高，C、没有提高。
调查结果是：选A的48人，占66.6%;选B的56人，占77.7%;选C的6人，占8.3%。这些数据表明，绝大多数的同学参加了本教学模式学习后，获得了较大的进步;只有8.3%人认为没有收获，这大概是没有认真地来上课，或者只是为了获得学分而来。
第二题，“参加多维视角数字媒体教学学习后，你觉得对你的学习态度有改进作用吗?”有三个选项：A、有明显的促进作用，这使我变得更好学了，更有动力了，B、有促进作用，C、没有影响。
调查结果是：选A的52人，占72%;选B的69人，占95.8%;选C的7人，占9.7%。数据表明，大多数人在这个教学模式中获得快乐、收取好处，形成了良性循环，促进了他们的学习成绩和学些效果。没有受到影响的人应该是不用心学习，对学习抱无所谓态度的人。
第三题，“你认为参加多维视角数字媒体教学结合传统教学的效果如何?”——有三个选项：好、比较好、不好。
调查结果是：选“好”的51人，占70.8%;“比较好”的35人，占48.6%;“不好”的6人，占8.3%。数据显示，大多数同学们对现有的新教学模式满意的，有部分同学更喜欢教师教学手段的多样化，基本上多数人给予了积极的评价。
第四题， “你觉得多维视角数字媒体教学和平时老师进行的多媒体教学有什么区别?”——有三个选项：A、比以往的教学能更有针对性的指出不同角度的问题并逐个解决这些问题 B、以往的教学大多是先讲优秀作品，再分析学生问题作品，或者是两者换个次序来讲，总之是两者割裂开来分别讲，较少进行两者同时对比来讲，没有直接对比，不容易看出问题;新教学模式把实物图、问题作业和优秀作业同时进行比较，容易在比较发现问题和解决问题 C、以往的教学示范多是与写生实物不一样的作品，缺乏共性对比，对理解能力较强的优秀生指导意义更大，对普通生或差生指导意义不大。
调查结果是：选A的67人，选B的68人，選72人。数据显示，多维视角数字媒体教学的新模式比传统教学模式更能全面的展示知识的多维性，视角的全面性。是一个更科学规范的值得推广的教学模式。
1.2 调查结论
从以上的调查结果可以看出，学生们参加多维视角数字媒体教学学习后，在理论、技能、素质等方面都有了较好的收获或提升。不难看出，多维视角数字媒体教学给予大学生的不仅是教学模式的改变，还有学习视角的多样化和对知识维度理解的全面性的，同时，对知识中疑难问题解决的及时性使更多学生感受到了学习的快乐和成就感。多维视角数字媒体教学模式的教学效果的高实效和科学严谨性是有目共睹的，值得普及和推广。
2 教改项目实施教师教师和校外同行执行情况问卷调查
2014年至2015年12月，《多维视角数字化教学在设计基础课程中的应用实践》项目组分别先后对梧州学院参加过2013-2014年多维视角数字媒体教学的9名美术基础课教师，以及广西梧州市4中(1人)、广西岑溪市三中(3人)、广西桂林市三中(2人)、广西容县高中(4人)共10名中学美术教师进行学习效果问卷调查。调查采用无记名问卷方式，共设计了五个单项选择题，一道问答题，共发放问卷19份，收回有效问卷19份。
2.1 调查的数据统计及分析
选择第一题，“你觉得此处的多维视角数字媒体教学相比与传统教学模式是真正意义的多维视角数字媒体教学新模式吗?”——有三个A.是，B.不是，C.其它。
调查结果是：选A的17人，占89.5%;选B的2人，占10.5%;选C的0人，占0%。这些数据表明，绝大多数的承担美术基础课教学的老师认同本教学模式的优势。
选择题第二题，“你之前进行过类似于多维视角数字媒体教学这样的教学吗?”——有四个选项：A.进行过，B.部分进行过，C.偶尔进行过，D.没进行过。
调查结果是：选A的2人，占10.5%;选B的11人，占57.9%;选C的3人，占15.8%;选D的3人，占15.8%。这些数据表明，多数承担美术基础课教学的老师意识到多媒体教学手段能实现较好的学习效果，少数美术老师仍采用传统的教学方式。
选择题第三题，“你觉得多维视角数字媒体教学相比与传统教学模式有哪些优点?”——有三个选项：A.信息足，B.解决问题视角更全面，C.更直观易懂。
调查结果是：选A的19人，占100%;选B的17人，占89.5%;选C的19人，占100%。这些数据表明，多数承担美术基础课教学的老师意识到多媒体教学手段能实现较好的学习效果。
选择题第四题，“你认为多维视角数字媒体教学有哪些不足?”有四个选项：A.前期准备工作量大，太麻烦，B.有作秀嫌疑，C.好是好，条件设备有限，不是每个人都可以这么操作，D.吃力不讨好，实用意义不太大。
调查结果是：选A的15人，占78.9%;选B的5人，占89.5%;选C的12人，占63.2%;选D的4人，占20.1%。这些数据表明，数字媒体教学手段虽然明显比传统教学方法有很大优势，但由于需要做的前期和课堂准备工作太多，上课时还要携带相应的多媒体教学设备，而传统教学手段虽然有太多不足，但需要做的课前和课堂准备工作要少许多，所以有部分教师还是对数字媒体教学模式敬而远之。有一种观点则认为，不管采用什么教学手段，这都仅仅是一种辅助手段，不是教学的全部，好教学的精髓是把该讲清楚的内容讲到位，该完成的教学任务不含糊，就不应该拘泥于教学方法和模式。由于后面这种观点并没有和本项目主旨相冲突，因此不影响这种教学模式的推广问题。
选择题第五题：“你认为多维视角数字媒体教学这种新模式可以推广吗?”——有三个选项：A.可以推广，B.有待完善，C.偶尔使用还可以，经常使用不现实，D.不可实现。
调查结果是：选A的7人，占36.8%;选B的8人，占42.1%;选C的6人，占31.6%，选D的2人，占10.5%。这些数据表明，由于多媒体教学设备不足所限(目前我校美术基础课教室没有配备投影仪和实物投影仪外校小部分美术老师的画室也没有配备有上述多媒体教学设备)，要使多维视角数字媒体教学能成为常态，还有许多工作要做，还需要循序渐进，逐步完善。
简答题：“你对多维视角数字媒体教学有什么意见和建议?”经汇总，主要有以下三方面的意见和建议
建议1：不管采用什么教学手段，这都仅仅是一种辅助手段，不是教学的全部，好教学的精髓是把该讲清楚的内容讲到位，该完成的教学任务不含糊，就不应该拘泥于教学方法和模式。
建议2：在多媒体教学设备不完善的情况下，能真正想方设法准备多维视角数字教学，完全靠教师的极强的责任心，如果老师缺少责任和担当，一切都将成为形式。
建议3：在实际的教学中，老师要每次课都能每个角度做一张教学示范，以显示多维视角的面面俱到，是不现实的，教师会疲于奔命，这对老师是一种虐待。
2.2 调查结论
总体上，和传统教学模式以及普通多媒体教学模式相比，绝大多数老师都认同多维视角数字媒体教学模式的优势，也认识到其有推广的价值和意义。但是，由于我校教学条件还相对比较艰苦，多媒体教学设备还没能完全普及到各个教室(尤其是美术基础课专业教室)，校外同行也不同程度存在這个问题，因此，本项目所倡导的多维视角数字媒体教学模式的教改成果推广并不顺利，还有赖于设备的完善和争取更多同行的认同之后才能更好的展开。不过，前景是乐观的，只要我们课题组的老师们坚持不懈，软件是关键，硬件是基础，两者到位后自然水到渠成。
3 小结
综上所述，从以上的调查结果可以看出，学生们参加多维视角数字媒体教学学习后，在理论、技能、素质等方面都有了较好的收获或提升。不难看出，多维视角数字媒体教学给予大学生的不仅是教学模式的改变，还有学习视角的多样化和对知识维度理解的全面性的，同时，对知识中疑难问题解决的及时性使更多学生感受到了学习的快乐和成就感。多维视角数字媒体教学模式的教学效果的高实效和科学严谨性是有目共睹的，值得普及和推广。至于受教学设备限制而导致的项目成果推广遇到的阻力，课题组认为，只要作为关键因素的教师这个软件有足够的坚持与担当，相关教学设备不足一旦不再成为问题，多维视角数字媒体教学模式一定能为广大美术教师在美术基础课教学中广泛推崇，从而使其优势得到更淋漓尽致的展现。
参考文献
[1]宗世英.艺术设计专业大学生视觉素养培养研究[D].东北师范大学，2012(05).
[2]朱晨燕.现代媒体艺在普通高中的研究与实践[D].上海师范大学，2011(04).
[3]任国栋，戴峰泽，王霄.开放式“数字化设计与制造项目实践”体系与师生角色研究[D].中国电力教育，2011(04).
作者简介
李升安(1974-)，男，硕士学位。现为广西梧州学院宝石与艺术设计学院副教授。研究方向为艺术学。
作者单位
广西梧州学院宝石与艺术设计学院 广西壮族自治区梧州市 543002
作者：李升安
摘 要：当今社会企业要想做大做强离不开企业信息化管理。企業信息化已经成为一种先进的管理理念和管理方法渗入到企业的发展中，加大信息化力度，已成为企业更好适应市场，满足客户需求，在市场竞争中立于不败之地，谋求更好发展的有效方式。基于时代发展的要求，在 21 世纪刚刚来临的时候，XBRL 语言诞生了。它是一种衍生于XML语言的新技术，是一种以全新的方法管理和处理数据的工具。
关键词： XBRL; 财务报告; 网络报告
1 XBRL的基本内涵
1.1 XBRL概述
扩展商业报告语言简称XBRL，它是一种国际通行网络财务报告的专用语言。开发XBRL财务报告系统的目的，是构建一个全球财务报告供应链框架，规范会计主体财务报告的披露和信息交换标准，财务报告和分析变得更加简易。XBRL可应用于会计主体的各种对内对外报告，它将提高信息质量，降低交换成本并利于分析。经济国际化趋势要求会计主体包括企业、政府与非营利组织均需按公认会计准则披露财务报告信息，这就要求尽快建立XBRL-GL/FR协同的数字化网络财务报告体系。
1.2 XBRL的主要目标
XBRL的目标主要有以下六个方面：一是降低信息交换成本、提高财务信息的可获得性;二是通过互联网提供具时效性的信息，提高信息的相关性;三是可自动交换并摘录财务信息而不受个别公司软件和信息系统的限制;四是可减少为了不同格式需求的资料而重复输入的问题;五是解决由互联网上获取的HTML格式的财务信息不能直接用作分析、比较的困难;六是为投资者或分析者使用财务信息提供方便。XBRL是基于XML发展起来的财务报告标记语言，其本身就是一种跨平台的纯文本的描述性语言，因此数据交换也是跨平台的。它可用于财务报告的编制、报告、数据交换和财务分析。
1.3 XBRL的主要作用
XBRL的主要作用有二：一是建立财务报告内容标准化分类体系，有助于信息使用者从网络上快速检索特定财务数据;二是确立不同应用程序间进行数据交换的标准格式，有助于提高数据共享程度，实现应用系统高度集成。XBRL主要是一个计算机技术的范畴，它不强调制定新会计准则，而是致力于增强按现有会计准则提供信息的有用性。
2 技术路线与技术原理
2.1 XBRL的技术框架：
一般来说，XBRL 技术框架包含四部分，即XBRL 技术规范(Specification)、XBRL 分类标准(Taxonomy)、XBRL 实例文档(Instances)和XBRL 样式表(Style Sheets)。具体而言：
(1)、XBRL 技术规范
XBRL 技术规范在XBRL 技术框架中起着总领全局的作用，它阐述XBRL 的基本技术原理，指引XBRL 的运行，界定和解释XBRL 的各种专业术语，说明分类标准和实例文档的使用规范和一些注意事项，对软件开发商和信息使用者提供了一个共同使用的平台，从而实现XBRL 技术规范的交流与共享。
(2)、XBRL 分类标准
分类标准是根据国际 XBRL 规范和会计准则制定的，它需要在此基础上依据不同国家不同地区实际情况制定适用于本国本行业的分类元素，它是产生实例文档的前提条件，同时也是一个国家进行推进XBRL 的关键性的一步。
(3)、XBRL 实例文档
创建 XBRL 文档的过程实际上就是做出一系列财务报告决策的过程。但首先要明确XBRL 分类标准，否则XBRL 实例文档就没有存在的意义了。由于实例文档是根据分类标准和技术规范生产的财务报表，因此它必须符合分类标准的规范要求。
(4)、XBRL 样式表
实例文档主要包含财务报告的基本数据，其格式不易直接阅读，必须按财务报告的发布格式进行编排，样式表用于定义财务报告发布时的显示项目和格式。
2.2 技术原理：
在对 XBRL 技术框架分析的基础上，我们分析一下的具体运行原理和作用过程：
首先，为了全球推广 XBRL 技术，国际组织制定统一的规范指导，而各国需要结合本国国情，在财务信息披露规则的引导下，制定出适合本国规范的财务信息元素。
其次，不同的国家，不同的行业都使用不同的会计准则。作为一个国际通行的标准，XBRL 要适应各种不同的情况，其中的关键就是建立符合各国会计准则的具体的分类标准。因此依据信息技术的相关要求，各个国家的组织机构对财务信息元素赋予唯一的数据标记，由此产生了分类标准，在技术规范和分类标准明确的基础上，各国组织就可以运用XBRL将会计信息系统采集的财务数据转化为所需的财务报告。
最后，信息使用者可以通过各种信息技术及时、方便地查找、提取、分析财务报告。
下图显示了 XBRL 基本原理和作用过程：
XBRL基本原理和作用过程图
3 基础条件与保障措施
3.1 XBRL报告系统的应用基础
XBRL的应用需要有三个必要条件：一是制定一套适用于所有公司的规格书和分类体系;二是有一套符合规格书的应用程序，用以编制XBRL标记的财务报表;三是有一套可以移交信息给特殊及各种格式的样式单。
1、规格书和分类体系。XBRL国际组织提供分类体系的主要目的就是提供一个范本，可让不同企业以相同名称或方式来呈报不同的财务信息。这套规格书适用于所有公司， 对所有财务报表都是一致的。XBRL规格书和分类体系的制定主要由XBRL指导委员会负责。目前XBRL指导委员会根据美国GAAP准则，共定义1880个卷标，分12类，见表1所示：
XBRL分类文件(附后)
2、应用程序的开发。应用程序应允许编制XML标记的财务报表，并附在规格书后，该程序类似于现有报告模式下被公司广泛运用的会计软件。新应用程序可帮助企业报告的提供者编制、发布XBRL格式的财务报告，这个应用程序主要由参与开发XBRL软件的供应商负责开发。
3、开发样式单。样式单实质上是一种可以将信息呈報为特定或各种格式的应用程序。这种样式单可帮助财务报告使用者从互联网上获取XBRL财务报告信息，并将其翻译成使用者需要的格式。样式单的开发可以由不同的软件供应商来完成。
3.2 XBRL的软件开发
《XBRL与今日美国》针对XBRL软件供应商进行了一项调查，结果显示有三分之二的财务软件供应商表示已经在至少一个财务软件包产品中激活了XBRL，或者在2004年12月之前实施XBRL。这些软件开发商包括：甲骨文(Oracle)，微软，Hyperion，SAP，PeopleSoft，ACCPAC，JDEdwards，and Cartesis等。甲骨文(Oracle)近期宣布将加强Oracle (R)财务软件的功能以完善财务控制，准则的实施以及提供更可靠的财务报告。SAP公司声称，XBRL将是迈向下一代财务管理至关重要的一步，数字化报告时代已经来临。信息使用者通过XML，可对以下数字化报告工具进行有效操作：商务活动监控(Business Activity Monitoring)、数字仪表板(Digital Dashboards)、企业信息门户(Corporate Information Portals)、商务智能工具(Business Intelligence tools)，以及数据仓库(Data Warehousing)，它包括数据挖掘(Data Mining)与数据中心(Data Marts)。XBRL是XML标记语言家族中最有价值的成员之一，它可帮助上述数字化商务报告应用软件更便捷地取得财务数据。
4 实施内容与任务分工
4.1 XBRL 革新财务信息采集流程
在企业数据流程的开始，通过记录交易和其他商业活动产生数据，交易数据通过手工或者自动记录到交易数据库中，而交易数据中的数据都将输入企业财务数据库，数据在此被编制成各种账户、报表、档案以及法律记录。会计数据库是大量内部和外部报告的基础。最重要的外部报告莫过于财务报告和纳税申报表，内部报告一般包括运营报告、管理报告和财务报表等。分析管理报告和财务报表常常可以帮助企业管理者找出企业经营中应改进之处，企业外部信息使用者通过分析外部报告来进行相关决策。
目前大部分已经能够通过电子化自动实现，但是对于企业管理层和信息使用者而言，在财务数据的电子化储存、交换、使用等方面仍然存在许多挑战。
一方面，表现在财务数据电子化记录上。虽然大部分的财务数据在目前已经实现电子化记录，而且使用者已经感受到了电子记录相比较纸面记录的很多优势，如更少的操作时间、更少的错误和更低的成本。但是，电子记录同样伴随着困难和挑战。企业纸面文本的操作方式向电子数据交换操作方式转化的过程中面临的一个挑战就是目前并存多种电子文档交换标准，这使得好的系统之间的电子数据相互不兼容，因此，为了保证数据的兼容性，管理层不得不选择同一家厂商的产品。
另一方面，表现在电子财务数据交换方面。电子数据交换(EDI)是电子商务活动的主要方式，也是财务数据在不同主体之间传输和交换的主要方式。但如果一个企业使用某个EDI 系统，它的管理层多面临的挑战是，与其他公司或者同一公司内部不同部门间数据的共享可能会被企业中的一些部门所阻碍，因为这些部门使用是基于他们自己标准的报告系统。另一个可能出现的问题是，由于可供选择的标准很多，当一个企业并购另一个企业时，很可能出现两家企业的系统采用的完全不同互不兼容的标准的情况，结果是企业内部每个报告部门都被迫用纸面文本的形式交换数据，而解决这种问题的办法只能是将一家公司的标准迁移到另一家公司使用的标准上。XBRL 应用到财务报告上，可以使单个文件用于所有报告环节，而不需要在不同系统之间传递那些由不同数据库生产的不同格式、不同精度的数据。
4.2 XBRL 整合财务信息供应链
正如语言文字的统一会促进区域或国际文化的交流一样，网络时代电子信息交换(EDI)更需要一个统一的信息标准，XBRL 便是信息技术条件下促进电子信息交流的一种计算机语言。虽然，会计信息化使会计手工作业转向半自动化操作，但是会计人员依旧在从事诸如收集数据、重复操作、编制多种报表等费时费力的工作，财务会计信息的监管者和审计师也为日益增多的信息披露的监管和审核而烦恼，广大信息需求者对于格式不一、口径不同的各种财务数据的汇集、分析、比较更是苦不堪言。
XBRL 的出色改变了财务会计信息的整个供应链，基于XBRL 的标准将深入到经济交易事项、账簿系统、财务报告、审计计划、税务报表、调整事项、分析决策等各个过程，信息传输和利用的每一环节将变得自由和便利，真正意义上的电子信息交换将成为可能。财务信息供应链上的各个参与者将充分享受到电子化信息标准带来的利益。
XBRL整合了整个信息供应链，借助兼容XBRL 的财务会计软件，财务数据和商业报告的提供者将能够自动实现数据搜索整理的过程，例如，不同公司的不同会计系统中的数据将能够自动汇集而生成无格式的XBRL 实例文档，通过唯一的实例文档，就能很容易地生成包含不同子集数据的不同类报告。如一个公司的财务部门就可以快速可靠地产生内部管理报告、对外公布的财务报告、税务报告和其他调整报表以及给债权人的信贷报告。在XBRL条件下，监管者、中介机构或其他财务信息使用者在个性化输出或阅读财务报告的同时，可以自动处理电子化的数据，而不受财务信息披露格式的影响。
参考文献：
[1]高锦萍，张天西. XBRL财务报告分类标准评价--基于财务报告分类与公司偏好的报告实务的匹配性研究[J]. 会计研究. 2006(11).
[2] 祝佳，朱家乐. 基于XBRL的财务报告[J]. 计算机应用与软件.2010(3).
[3]杨鹤. 以XBRL为基金信息披露标准平台的探讨[J].管理观察. 2013(06).
[4]曾毓东. XBRL与会计信息质量的改进[J]. 江西理工大学学报. 2012(05).
[5] 刘伟，钟凤英. 会计信息化形势下XBRL应用的思考[J]. 绿色财会. 2009(10).
作者：李玉 朱云
为全面提升东营市城市管理水平，近期东营市编办会同市城市管理局考察学习了浙江省杭州市、江苏省常州市和省内部分市“数字化城市管理”的成功经验。
一、实施数字城管建设已迫在眉睫
国家住房城乡建设部从2005年开始推行“数字城管”建设工作，试点的三批共50个城市已全部通过住建部验收。2010年，住房城乡建设部召开会议，在全国地级以上城市全面推广数字城管，要求沿海和经济发达地区3年实现地级城市数字城管的全省覆盖。山东省住房城乡建设厅要求全省沿海设区城市在2011年前要建成数字化城市管理模式。截至目前，山东省已有12个城市开展了数字城管建设工作。东营市《政府工作报告》中明确提出要“建立数字化城管系统，构建大城管格局，实现城市管理科学化、精细化”。
目前，东营市实施数字城管已具备成熟的基础条件。一是技术已比较成熟，特别是我市信息产业快速发展，全市互联网应用、3G通讯技术、视频监督、数据传输等应用广泛普及，为建设“数字化城管”提供了充分条件。二是2008年市园林处开发建设了数字园林项目，2009、2010年，东营市开发区、东营区相继开始建设“数字化城管”并已投入使用，为中心城区建设“数字化城管”积累了经验。三是机构改革后，我市的城市管理体制为数字化城管建设创造了良好的体制环境，为数字城管建设奠定了基础。
二、外地经验做法
杭州市作为建设部数字化城管第一批试点城市，从2005年7月正式启动数字城管的建设工作，逐步形成了体制顺畅、制度规范、运行高效的“杭州模式”，成为数字化城管监督、指挥分开的“两个轴心”的代表。常州市作为建设部数字化城市管理第二批试点城市，2007年7月正式启动数字化城市建设工作，结合当地实际创造了具有常州特色的地级市新模式，成为数字化城管监督、指挥合二为一的“一个轴心”的代表。目前，两市数字化城市管理建设工作均通过国家住建部验收。深层次分析两市城市管理的体制机制、措施效果，共同之处有四点：
(一)加强领导，保证城管工作组织有力。杭州市成立了城市管理工作领导小组，由一名分管副书记任组长，下设城市管理办公室，为市政府工作部门，近期拟与同为政府组成部门的城市管理行政执法局整合，组建城市管理委员会。市数字化城管信息处置中心为城管办所属副局级事业单位，编制34人，内设5个处，由行政执法局信息中心和城管办信息中心合并组建而成;常州市专门成立了城管委(虚设机构)，市长为主任，26个部门、县区为成员，市城市管理局、行政执法局和监督指挥中心实行一个机构、三块牌子。其中监督指挥中心设置了监督受理、指挥协调、综合考评等3个职能科室。
(二)以严格考核为手段，提升城管工作权威性。杭州市通过市场化运作，面向社会招聘400名监督员，将市直38个部门单位和15个县市区纳入考核范围，考核结果每月在《杭州日报》排名公示，并形成市委、市政府专报，纳入年度综合考评目标;常州市招聘平台管理员30人，监督考评员50人，将26个部门和区纳入考评范围，天天打分、月月考评、季度考评，在政府年度综合考评中占1分，通过“问责制”来提升城管水平。
(三)以制度建设为支撑，实现城市管理的长效化。杭州市从2004年开始，围绕“四化”(洁化、绿化、亮化、序化)长效管理要求，先后修订、制定了《杭州市城市市容和环境卫生管理条例》、《杭州市城市环境作业规范》等一系列城市管理法规和规范性文件30余件，基本做到有章理事、有法管事;常州市从2006年以来，先后以市政府名义制定各类长效管理措施、规定20多件，为城市管理提供了良好的法制保障和有力的经费保障。
(四)以整合资源为途径，实现城市管理的联动高效。两地均本着节俭、务实、高效的原则，在数字城管系统建设中充分利用现有资源，以降低建设成本，提高工作效率。12319热线被整体并入数字化城管信息系统，并与12345、110等应急服务热线无缝连接，实现数字化城管与市民零距离沟通、零距离互动。
三、东营市数字化城市管理体系建设构想
东营市数字化城市管理系统拟利用现代化的信息处理、移动通信、无线传输、高速网络、三维地图、地理信息、卫星定位、遥感等先进技术，整合“建设事业12319”、“市政111”、“城管执法111”等城市管理资源，建立起完整高效闭合的，对城市管理领域内的城市管理部件与事件问题进行科学化处理的城市综合管理系统，推行万米单元网格和城市部件管理法，建立起“一级监督、二级指挥、三级管理、四级网络”的管理体制，形成高位监督、部门协调运作、市民广泛参与，市直有关单位、区政府(管委会)、街道办事处、社区居委会各司其责、各尽其责、相互配合的城市管理新格局，提高政府社会管理和公共服务能力，更好服务于“黄、蓝”两大国家战略的实施。
(一)实施内容。以建设部颁布的《城市市政综合监管信息系统管理部件和事件分类与编码》为依据，初步确定五大部件(公用设施类、道路交通类、市容环境类、园林绿化类、房屋土地类)和四大类事件(市容环境、广告牌匾、施工管理、街面秩序)为主要管理内容，随着系统完善，逐步扩大覆盖面，提升数字化城管的广度和深度。一期工程首先对东城区域内城市管理相关问题进行管理，对东营区、东营经济开发区的城市管理内容实行监督管理，预留向非城市管理部门、各县区扩展接口。二期工程逐渐扩大到市直相关部门、各县区。
(二)总体架构。构建“三个系统、六套程序、两项制度、十个子系统”。
1、三个系统：一是监督指挥系统。在市级设立一个监督中心，在东营区、开发区设立指挥中心。二是信息采集系统。参照杭州、烟台等地做法，采取市场化运作模式，招标采集公司，订立合同，建立考核办法，由采集公司负责城市管理信息采集。三是处置办理系统。依托城域网在市直相关责任部门、单位，移动、电信、联通等有关企业及东营区政府、开发区管委会、油田相关单位建立信息传输网络，能够将指令及时下达到相关责任单位。
2、六套程序：依托信息中心平台，运用单元网格管理方法和城市部件、事件管理方法，监督员利用信息采集工具将网格内的部件、事件信息通过信息采集—立案程序—派遣程序(协调派遣)—处置程序—核实程序—结案评价程序六套程序，建立起市场运作、高位监督、快速处置的城市管理新机制。
3、两项制度：一是信息采集员考核制度。根据“市长热线”、“12319热线”、“市政111热线”、市领导批示、媒体曝光情况考核信息员工作成绩，并落实奖惩。二是责任单位考核制度。根据信息中心平台自动生成考核成绩，每月公布一次，年底成绩列入综合考核。
4、十个子系统：依托公安局地理信息平台，对市城市管理局管辖范围内的供水、供暖、供气、市政基础设施等基础设施进行普查，标注地理坐标，绘制东营市城市管理三维地图，开发建设数字化城市供水设施智能管理系统、城市供暖设施智能管理系统、城市供气设施智能管理系统、数字化城市园林绿化管理系统、数字化城市市政设施管理系统、数字化城市市容环境卫生管理系统、数字化指挥调度系统、无线监控信息传递系统、GPS卫星定位系统、数字化城管通信等系统。
(1)城市供水设施智能管理系统。在城市水源地、泵房、处理车间、主管网等主要供水设施上加装监控、压力感应、报警等智能化设施，全面显示城市供水运行状态，对管线破裂等险情及时报警并得到有效处置。
(2)城市供暖设施智能管理系统。在城市供热锅炉房、换热站、压力管线等重点设施上加装监控、压力感应、报警等智能化设施，全面显示城市供暖运行状态，对管线破裂等险情及时报警并得到有效处置。
(3)城市供气设施智能管理系统。在城市供气门站、减压箱、压力管线等重点设施上加装监控、压力感应、报警等智能化设施，全面显示城市供气运行状态，对管线破裂、漏气等险情及时报警并得到有效处置。
(4)数字化城市园林绿化管理系统。对管理区域内的公园、绿地、水系等园林基础数据进行普查，为园林行业管理提供了一个有力的先进工具，使其在绿线规划及管理，园林绿地现状和历史数据的查询、统计、分析，园林绿化审批与执法，绿地系统养护，各种事件处理，珍贵树木的管理，绿地改造与设计，植物物种和生物多样性的分析，植保等应用方面发挥作用。
(5)数字化城市市政设施管理系统。在中心城区雨水管线、污水管线、排水泵站、道路、桥梁、路灯等重要位置安装监测监控、报警设备，对市政设施运行情况进行全时监控，对相关问题及时预警。
(6)数字化城市市容环境卫生管理系统。整合现有公安有效监控资源，新建部分监控设施，对城区市容管理重点区域进行全时监控，及时发现相关问题并及时得到有效处置。
(7)数字化指挥调度系统。以数字化城市管理系统为依托，建设指挥调度系统，在重大行动、重要活动、防汛、抢险等活动中，及时掌握相关城市管理资源情况，发现相关问题，合理布置人力物力，使相关资源最合理、最有效利用。
(8)无线监控信息传递系统。在城市重点区域、重点工程、重点项目、重点工地等区域安装无线监控装置，24小时监控并实时传递信息到监督中心，有效解决工地带泥上路、噪音扰民、工地管理等相关问题。
(9)GPS卫星定位系统。对所有工作车辆加装GPS卫星定位系统，利用GPS和电子地图实时显示出工作车辆的实际位置，并可任意放大、缩小、还原、换图;可以随目标移动，使目标始终保持在屏幕上;还可实现多窗口、多车辆、多屏幕同时跟踪，回放车辆工作轨迹，对加强工作用车管理有明显作用。
(10)数字化城管通信系统。通过移动城管通执法系统，城管执法人员、工作人员可以对城市管理相关信息进行迅速查询，随时随地获得城管业务信息的支持。通过照片和相关信息的传输应用，及时发现相关问题并传递到监督指挥中心，为监督指挥中心派遣工作提供依据，是数字化城市管理系统中必不可少的发现问题、汇报问题、落实问题、反馈问题的有效工具。
作者：于新生
数电课程设计报告
第一章 设计背景与要求
设计要求 第二章 系统概述 2.1设计思想与方案选择 2.2各功能块的组成 2.3工作原理
第三章 单元电路设计与分析 3.1各单元电路的选择 3.2设计及工作原理分析 第四章 电路的组构与调试 4.1遇到的主要问题 4.2现象记录及原因分析 4.3解决措施及效果
4.4功能的测试方法，步骤，记录的数据 第五章 结束语
5.1对设计题目的结论性意见及进一步改进的意向说明 5.2总结设计的收获与体会 附图(电路总图及各个模块详图) 参考文献
第一章
设计背景与要求
一.设计背景与要求
在公共场所，例如车站、码头，准确的时间显得特别重要，否则很有可能给外出办事即旅行袋来麻烦。数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确度和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。数字钟是一种典型的数字电路，包括了组合逻辑电路和时序电路。
设计一个简易数字钟，具有整点报时和校时功能。 (1)以四位LED数码管显示时、分，时为二十四进制。
(2)时、分显示数字之间以小数点间隔，小数点以1Hz频率、50%占空比的亮、灭规律表示秒计时。
(3)整点报时采用蜂鸣器实现。每当整点前控制蜂鸣器以低频鸣响4次，响1s、停1s，直到整点前一秒以高频响1s，整点时结束。
(4)才用两个按键分别控制“校时”或“校分”。按下校时键时，是显示值以0~23循环变化;按下“校分”键时，分显示值以0~59循环变化，但时显示值不能变化。
二.设计要求
电子技术是一门实践性很强的课程，加强工程训练，特别是技能的培养，对于培养学生的素质和能力具有十分重要的作用。在电子信息类本科教学中，课程设计是一个重要的实践环节，它包括选择课题、电子电路设计、组装、调试和编写总结报告等实践内容。通过本次简易数字钟的设计，初步掌握电子线路的设计、组装及调试方法。即根据设计要求，查阅文献资料，收集、分析类似电路的性能，并通过组装调试等实践活动，使电路达到性能要求。
第二章
系统概述
2.1设计思想与方案选择
方案一 ，利用数字电路中学习的六十进制和二十四进制计数器和三八译码器来实现数字中的时间显示。
方案二，利用AT89S51单片机和74HC573八位锁存器以及利用C语言对AT89S51进行编程来实现数字钟的时间显示。
由于方案一通过数电的学习我们都比较熟悉，而方案二比较复杂，涉及到比较多我们没学过的内容，所以选择方案一来实施。 简易数字钟电路主体部分是三个计数器，秒、分计数器采用六十进制计数器，而时计数器采用二十四进制计数器，其中分、时计数器的计数脉冲由 校正按键控制选择秒、分计数器的溢出信号或校正10Hz计数信号。计数器的输出通过七段译码后显示，同时通过数值判断电路控制蜂鸣器报时。
2.2各功能块的组成
分频模块，60进制计数器模块，24进制计数器模块，4位显示译码模块，正点报时电路模块，脉冲按键消抖动处理模块
2.3工作原理
一.简易数字钟的基本工作原理是对1Hz标准频率(秒脉冲)进行计数。当秒脉冲个数累计满60后产生一个分计数脉冲，而分计数脉冲累计满60后产生一个时计数脉冲，电路主要由3个计数器构成，秒计数和分计数为六十进制，时计数为二十四进制。将FPGA开发装置上的基准时钟OSC作为输入信号通过设计好的分频器分成1Hz~10MHz8个10倍频脉冲信号。1Hz的脉冲作为秒计数器的输入，这样实现了一个基本的计时装置。通过4位显示译码模块，可以显示出时间。时间的显示范围为00时00分~23时59分。
二.当需要调整时间时，可使用数字钟的时校正和分校正进行调整，数字钟中时、分计数器都有两个计数脉冲信号源，正常工作状态时分别为时脉冲和分脉冲;校正状态时都为5~10Hz的校正脉冲。这两种状态的切换由脉冲按键控制选择器的S端来实现。为了更准确的设定时间，需要对脉冲按键进消抖动处理。
三.电路在整点前10 秒钟内开始控制蜂鸣器报时，可采用数字比较器或逻辑门判断分、秒计数器的状态码值，以不同频率的脉冲控制蜂鸣器的鸣响。
第三章
单元电路设计与分析
3.1各单元电路的选择
(1)分频模块，设计一个8级倍率为10 的分频电路，输出频率分别为1Hz 、10Hz、100 Hz、1k Hz、10k Hz、100k Hz、1 MHz、10MHz8组占空比为50%的脉冲信号。
(2)60进制计数器模块，采用两片74161级联。 (3)24进制计数器模块，采用两片74161级联。
(4)4位显示译码模块，由分频器，计数器，数据选择器，七段显示译码，3-8线译码器构成一个4位LED数码显示动态扫描控制电路。其中4位计数器用74161，数据选择器用74153，七段显示译码器部分采用AHDL硬件描述语言设 计。
(5)正点报时电路模块，该模块采用与门和数据选择器74153构成 (6)脉冲按键消抖动处理模块，采用D触发器实现消抖动，从而能够比较精确地设定时间。
3.2设计及工作原理分析 (1)分频模块
要输出8级频率差为10倍的分频电路，可采用十进制计数器级联实现。集成十进制计数器的类型很多，比较常用的有74160、7416
2、74190、74192和7490等。这里采用7490来实现分频，7490是二-五-十进制加计数器，片上有一个二进制计数器和一个异步五进制计数器。
QA是二进制加计数器的输出，QB、QC、QD是五进制加计数器的输出，位序从告到低依次为D，C，B。该分频器一共用到7片7490，初始信号输入到第一片7490的CLKB端口，QD输出端连接到CLKA端，作为输入，从QA引出1MHz的output端口，并引线到第二片7490的CLKB端口，依此类推，直到第七片7490连接完成(如附图所示)。每片7490相当于一个五进制计数器和一个二进制计数器级联实现了十进制加计数，从而实现分频。
分频模块图如图所示
分频模块内部结构图如下图所示
OUTPUT10MHz7490SET9ASET9BCLRACLRBCLKACLKBinstQAQBQCQDOUTPUT1MHzoscINPUTVCCCOUNTER7490SET9ASET9BCLRACLRBCLKACLKBinst2QAQBQCQDOUTPUT100KHzCOUNTER7490SET9ASET9BCLRACLRBCLKACLKBinst3QAQBQCQDOUTPUT10KHzCOUNTER7490SET9ASET9BCLRACLRBCLKACLKBinst4QAQBQCQDOUTPUT1KHzCOUNTER7490SET9ASET9BCLRACLRBCLKACLKBinst5QAQBQCQDOUTPUT100HzCOUNTER7490SET9ASET9BCLRACLRBCLKACLKBinst6QAQBQCQDOUTPUT10HzCOUNTER7490SET9ASET9BCLRACLRBCLKACLKBinst8QAQBQCQDOUTPUT1HzCOUNTER 进制计数器模块
采用两片74161级联，如图，下面一片74161做成十进制的，初始脉冲从CLK输入，ENT和ENP都接高电平，而QD与QA用作为与非门的两个输入，与非门输出分别连接到自身的LDN端与上面一片74161的CLK端;上面一片74161的QC和QA端作为与非门的两个输入通过输出连接到自身的LDN,ENT 和ENP接高电平。下面一片实现从0000到1001即0~9十个状态码的计数，当下面一片为1001状态时，自身的LDN为低电平，此时QD，QC，QB，QA的状态恢复到0000，即从0开始从新计数，而上面一片74161的CLK电平改变，上面一片74161开始计数为0001，实现从0000~到0101即0到5六个状态码的计数，当上面一片状态为0101时，LDN为低电平，此时计数器为0000。这样子通过两片74161就实现了一个六十进制计数器。
下图为六十进制计数器模块的示意图 由六十进制计数模块构成的秒分计数如下图，下面那块六十进制技术模块表示为妙，上面那块六十进制计数模块表示为分。当妙计数模块的状态为0101 1001时，向分计数模块进位， 即通过74153M的输入C1，此时74153M输出接到分计数模块的输入端 ，通过74153M作为选择器，实现进位控制。
(3)24进制计数器模块
采用两片74161级联，如图，下面一片74161做成十进制的，初始脉冲从CLK输入，ENT和ENP都接高电平，而QD与QA用作为与非门的两个输入分别连接到自身的LDN端与上面一片74161的CLK端;上面一片74161的QB非门的一个输入通过输出连接到自身的LDN,ENT 和ENP接高电平，并且上面74161的QB端和下面一块74161的QC端通过与非门输出接到两片74161的清零端CLRN。下面一片实现从0000到1001即0~9十个状态码的计数，当下面一片为1001状态时，自身的LDN为低电平，此时QD，QC，QB，QA的状态恢复到0000，即从0开始从新计数，而上面一片74161的CLK电平改变，上面一片74161开始计数为0001，实现从0000~到0010即0到2三个状态码的计数，当上面一片状态为0010即2时，下面一片状态为0100即4时，两块74161的CLRN为低电平，此时两块74161的状态都为0000，即实现了23时过后显示00时。这样子通过两片74161就实现了一个24进制计数器。
下图为24进制计数器模块示意图
由二十四进制计数模块构成的时计数模块如图，下面那块六十进制技术模块表示为分，上面那块24进制计数模块表示为时。当分计数模块的状态为0101 1001时，向时计数模块进位， 即通过74153M的输入C1，此时74153M输出接到时计数模块的输入端 ，通过74153M作为选择器，实现进位控制。
二十四进制计数模块构成的时计数模块
(4)4位显示译码模块
由分频器，计数器，数据选择器，七段显示译码，3-8线译码器构成一个4位LED数码显示动态扫描控制电路。
4位计数器由74161构成。如下图所示
(74161构成的4位计数器)
数据选择器采用两片74153 和一片74153M 两片74153实现连在一起实现对四个数字的选择，而一片74153M实现对小数点的选择。
如下图所示
(74153M构成的数据选择器)
(两片74153构成的数据选择器)
七段显示译码器部分采用AHDL硬件描述语言设计，语句如下： subdesign
ymq (
data_in[3..0]
:input;
a,b,c,d,e,f,g
:output; ) begin table data_in[3..0]
=>a,b,c,d,e,f,g; b"0000"
=>1,1,1,1,1,1,0; b"0001"
=>0,1,1,0,0,0,0; b"0010"
=>1,1,0,1,1,0,1; b"0011"
=>1,1,1,1,0,0,1; b"0100"
=>0,1,1,0,0,1,1; b"0101"
=>1,0,1,1,0,1,1; b"0110"
=>0,0,1,1,1,1,1; b"0111"
=>1,1,1,0,0,0,0; b"1000"
=>1,1,1,1,1,1,1; b"1001"
=>1,1,1,0,0,1,1; b"1010"
=>1,1,1,0,1,1,1; b"1011"
=>0,0,1,1,1,1,1; b"1100"
=>1,0,0,0,1,1,0; b"1101"
=>0,1,1,1,1,0,1; b"1110"
=>1,0,0,1,1,1,1; b"1111"
=>1,0,0,0,1,1,1; end table; end;
整个四位显示译码模块如图所示
ymqdd[3..0]74153AB1GN1C01C11C21C32GN2C02C12C22C3inst4data_in[3..0]abcdefOUTPUTOUTPUTOUTPUTOUTPUTOUTPUTOUTPUTOUTPUTabcdefgA1B1C1D1A2INPUTVCCINPUTVCCINPUTVCCINPUTVCCINPUTVCCINPUTVCCINPUTVCCINPUTVCC1Y2Ydd3dd2ginst1B2C2D2MULTIPLEXER74153AB1GN1C01C11C21C32GN2C02C12C22C3oscOPdd1dd0INPUTVCC7416110MHz1MHz100KHz10KHz1KHz100Hz10Hz1HzLDNABCDENTENPCLRNA3B3C3D3A4B4INPUTVCCINPUTVCCINPUTVCCINPUTVCCosc1Y2YC4D4INPUTVCCINPUTVCCINPUTVCCINPUTVCCQAQBQCQDRCOOUTPUTOUTPUTDe1De2inst5MULTIPLEXERinstinst7CLKCOUNTERGND74153MGNdq1INPUTVCCINPUTVCCINPUTVCCINPUTVCCC0C1C2C3BAinst11YOUTPUTdq2dq3dpVCCdq4
(5)正点报时电路模块
该模块采用与门和数据选择器74153构成，如下图所示。
7个输入端口的与门控制A，当时间在59分51s，53s，55s，57s，59s的时候，A为高电平1，当秒的个位数为9时，B为高电平1，A为1，B为0时，输出C1低频率信号，A为1，B为1时输出C3高频率信号，实现整点的不同频率的报时电路。
(整点报时电路模块)
(6)脉冲按键消抖动处理模块
采用D触发器实现消抖动，从而能够精确地设定时间。校正状态为5HZ的校正脉冲，分频器输出的10HZ通过T触发器得到5HZ的校正脉冲。
如图
(脉冲按键消抖动处理模块)
(通过T触发器得到的5HZ校正脉冲)
第四章
电路的组构与调试
4.1遇到的主要问题
(1)在用74161做二十四进制计数器时，没有深入考虑，打算采用第一片六进制，第二片四进制级联而成，结果出现问题。
(2)时、分调整按键没有安装消抖动装置。 (3)在设置简易数字钟的分时，时计数器也会进。 4.2现象记录及原因分析
(1)虽然也能够计数实现二十四进制，但是不能与七段显示译码器配合使用，不能显示直观的数值，这样给用户带来不便。
(2)在下载调试的时候，我要进行时分调整，但是有时按一下子脉冲键会进两个数值，这样子给时分的设置带来了麻烦，原因是按键没有采用消抖动装置。
(3)在调试的时候，打算通过按键调整分，但是发现时计数器也会进位，这就不符合要求了，原因是调整分时，各计数器都按正常状况在计数，所以会按正常情况产生进位。
4.3解决措施及效果
(1)仍然采用两片74161，第一片可以从0~9，第二片只能从0~2，而且当第二片为2的时候，第一片到4的话就都清零复位，这样不仅实现了二十四进制计数器，而且能与七段显示译码器配合使用，直观的显示数字。
(2)在脉冲控制按键上加上了D触发器，这样子可以达到消抖动的效果。 (3)加上选择器，把两路信号分开，当调整分的时候，不对时计数器产生进位，这样子就不会产生十进位了，解决了这个问题。
4.4功能的测试方法、步骤，记录的数据
(1)简易数字钟的测试，将电路图连好后，分析与综合，仿真，编译，下载到仪器上，表示秒的小数点按1Hz，占空比50%跳动，分从0~59计数，分过了59后，向时计数器进1。
(2)整点点报时功能的测试，到了整点，即59分51s，53s，55s，57s时蜂鸣器低频率间断性鸣响，59分59秒时，蜂鸣器高频率鸣响一次。
(3)时、分调整功能的测试，按分调整键，分按一定的频率逐次加一，但是时显示不变;按时调整键，时按一定的频率逐次加一，但是分显示不变。
第五章
结束语
5.1对设计题目的结论性意见及进一步改进的意向说明
简易数字钟的设计中，主要运用了分频器，六十进制计数器，二十四进制计数器，动态扫描显示电路，选择器，按键消抖以及门电路等数字电路方面的知识。可以在简易数字钟的基础上加上24小时和12小时转换功能，秒表功能，闹钟功能，这样更能满足人们的使用需求。
5.2总结设计的收获与体会
简易数字钟的设计及实验当中，我坚持了下来，上学期的数电我学的并不好，而且对软件应用的接受能力不强，刚开始的时候做的很慢，看到别人都做好了，心里比较着急，于是，我找出了数电课本，复习所涉及的知识点，并练习所学软件，终于有了进步，可以更上同学们的进度，但数字钟的设计一直困扰我，看到别人拓展功能都做好了，自己基本的都还没做好，心里很急。在设计的过程中，碰到了很多的困难，遇到了很多问题，不断地思考与尝试，以及向同学和老师请教，但还是没能完全设计好，以后有时间还得多去实验室尝试，争取做好一些拓展功能。通过这次设计，对上学期学习的数字电路的相关知识得到了复习和巩固，也查阅了一些相关的资料，也加深了我对数字电路应用的理解，总之这次的电子技术课程设计受益匪浅。
参考文献：
《基于FPGA的数字电路系统设计》
西安电子科技大学出版社 《数字电子技术基础》
电子工业出版社
《数字电路与逻辑设计实验及应用》人民邮电出版社
附图
1. 分频模块
(分频器仿真波形)
下图为分频器线路图
OUTP10MH7490SSCCCCinsoscINPUVCCEELLLLT9AT9BQARAQBRBQCKAQDKBOUTP1MHzCOUNTE7490SSCCCCEELLLLT9AT9BQARAQBRBQCKAQDKBOUNTEOUTP100KHinsCt7490SSCCCCEELLLLT9AT9BQARAQBRBQCKAQDKBOUNTEOUTP10KHinsCt7490SSCCCCEELLLLT9AT9BQARAQBRBQCKAQDKBOUNTEOUTP1KHzinsCt7490SSCCCCEELLLLT9AT9BQARAQBRBQCKAQDKBOUNTOUTP100HinsCt7490SSCCCCEELLLLT9AT9BQARAQBRBQCKAQDKBOUNTEOUTP10HzinsCt7490SSCCCCEELLLLT9AT9BQARAQBRBQCKAQDKBOUNTEOUTP1Hz
insCt 2. 60进制计数器模块
(60进制计数器仿真波形)
3. 24进制计数器模块
(24进制计数器仿真波形)
4.
4位显示译码模块
七段显示译码器模块
七段显示译码器部分采用AHDL硬件描述语言设计，语句如下： subdesign
ymq (
data_in[3..0]
:input;
a,b,c,d,e,f,g
:output; ) begin table data_in[3..0]
=>a,b,c,d,e,f,g; b"0000"
=>1,1,1,1,1,1,0; b"0001"
=>0,1,1,0,0,0,0; b"0010"
=>1,1,0,1,1,0,1; b"0011"
=>1,1,1,1,0,0,1; b"0100"
=>0,1,1,0,0,1,1; b"0101"
=>1,0,1,1,0,1,1; b"0110"
=>0,0,1,1,1,1,1; b"0111"
=>1,1,1,0,0,0,0; b"1000"
=>1,1,1,1,1,1,1; b"1001"
=>1,1,1,0,0,1,1; b"1010"
=>1,1,1,0,1,1,1; b"1011"
=>0,0,1,1,1,1,1; b"1100"
=>1,0,0,0,1,1,0; b"1101"
=>0,1,1,1,1,0,1; b"1110"
=>1,0,0,1,1,1,1; b"1111"
=>1,0,0,0,1,1,1; end table; end;
整个4位显示译码模块
ymqdd[3..0]data_in[3..0]abcdefdd3dd2inst1gOUTPUTOUTPUTOUTPUT74153AB1GN1C01C11C21C32GN2C02C12C22C3inst4abcOUTPUTOUTPUTOUTPUTOUTPUTdefgA1B1C1D1A2B2C2D2INPUTVCCINPUTVCCINPUTVCCINPUTVCCINPUTVCCINPUTVCCINPUTVCCINPUTVCC1Y2YMULTIPLEXER74153AB1GN1C01C11C21C32GN2C02C12C22C3inst5oscOPdd1dd0INPUTVCC7416110MHz1MHz100KHz10KHz1KHz100Hz10Hz1HzLDNABCDENTENPCLRNA3B3C3D3A4B4C4D4INPUTVCCINPUTVCCINPUTVCCINPUTVCCINPUTVCCINPUTVCCINPUTVCCINPUTVCCosc1Y2YQAQBQCQDRCOOUTPUTDe1OUTPUTDe2MULTIPLEXERinstCLKinst7COUNTERGNDVCC74153MGNdq1INPUTVCCINPUTVCCINPUTVCCINPUTVCCC0C1C2C3BAinst11YOUTPUTdq2dq3dq4dp
(四位显示译码模块)
数字电子技术课程设计报告
一、设计目的
数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.
二、设计要求
(1)设计指标
① 时间以12小时为一个周期; ② 显示时、分、秒;
③ 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间; ④ 计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时; ⑤ 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。 (2)设计要求
① 画出电路原理图(或仿真电路图); ② 元器件及参数选择; ③ 电路仿真与调试;
④ PCB文件生成与打印输出。
(3)制作要求
自行装配和调试，并能发现问题和解决问题。
(4)编写设计报告
写出设计与制作的全过程，附上有关资料和图纸，有心得体会。
三、原理框图
1.数字钟的构成
数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。由于计数的起始时间不可能与标准时间(如北京时间)一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。
第 0
页
(a) 数字钟组成框图
2.晶体振荡器电路
晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用TTL门电路构成;另一类是通过CMOS非门构成的电路，本次设计采用了后一种。如图(b)所示，由CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路，U2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻R1为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容C1、C2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。
(b) CMOS 晶体振荡器(仿真电路)
第 1
页
3.时间记数电路
一般采用10进制计数器如74HC290、74HC390等来实现时间计数单元的计数功能。本次设计中选择74HC390。由其内部逻辑框图可知，其为双2-5-10异步计数器，并每一计数器均有一个异步清零端(高电平有效)。
秒个位计数单元为10进制计数器，无需进制转换，只需将QA与CPB(下降沿有效)相连即可。CPA(下降没效)与1HZ秒输入信号相连，Q3可作为向上的进位信号与十位计数单元的CPA相连。
秒十位计数单元为6进制计数器，需要进制转换。将10进制计数器转换为6进制计数器的电路连接方法如图 2.4所示，其中Q2可作为向上的进位信号与分个位的计数单元的CPA相连。
十进制-六进制转换电路
分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的Q3作为向上的进位信号应与分十位计数单元的CPA相连，分十位计数单元的Q2作为向上的进位信号应与时个位计数单元的CPA相连。
时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为12进制计数器，不是10的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行12进制转换。利用1片74HC390实现12进制计数功能的电路如图(d)所示。
(d)十二进制电路
另外，图(d)所示电路中，尚余-2进制计数单元，正好可作为分频器2HZ输出信号转化为1HZ信号之用。
4.译码驱动及显示单元电路
选择CD4511作为显示译码电路;选择LED数码管作为显示单元电路。由CD4511把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。这里的LED数码管是采用共阴的方法连接的。
计数器实现了对时间的累计并以8421BCD码的形式输送到CD4511芯片，再由451
1第 2
页
芯片把BCD码转变为十进制数码送到数码管中显示出来。
5.校时电路
数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。即为用COMS与或非门实现的时或分校时电路，In1端与低位的进位信号相连;In2端与校正信号相连，校正信号可直接取自分频器产生的1HZ或2HZ(不可太高或太低)信号;输出端则与分或时个位计时输入端相连。当开关打向下时，因为校正信号和0相与的输出为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态;当开关打向上时，情况正好与上述相反，这时校时电路处于校时状态。
实际使用时，因为电路开关存在抖动问题，所以一般会接一个RS触发器构成开关消抖动电路，所以整个较时电路就如图(f)。
(f)带有消抖电路的校正电路
6.整点报时电路
电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。
当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为
5、9和5，因此可将分计数器十位的QC和QA 、个位的QD和QA及秒计数器十位的QC和QA相与，从而产生报时控制信号。
报时电路可选74HC30来构成。74HC30为8输入与非门。
第 3
页
说明：当时间在59分50秒到59分59秒期间时 分十位、分个 位和秒十位均保持不变，分别为5，9和5;因此，可以将分计数器十位的Qc和QA，个位的QD和QA及秒计数器十位的QC和QA相与，从而产生报时控制信号。IO1分计数器十位的Qc和QAIO2U11VCCIO35VVCCX182345V分计数器个位的QD和QAIO456114V_0.5WIO512秒计数器十位的QC和QAIO674HC30D数字钟设计-整点报时电路部分
四、元器件
1.四连面包板1块(编号A45)
2.镊子1把 3.剪刀1把
4.共阴八段数码管6个 5.网络线2米/人 6.CD4511集成块6块 7.CD4060集成块1块 8.74HC390集成块3块 9.74HC51集成块1块 10.74HC00集成块4块 11.74HC30集成块1块 12.10MΩ电阻5个 13.500Ω电阻14个 14.30p电容2个
15.32.768k时钟晶体1个 16.蜂鸣器10个(每班) 1) 芯片连接图
1)74HC00D
2)CD4511
第 4
页
3)74HC390D
4)74HC51D
2.面包板的介绍
面包板一块总共由五部分组成，一竖四横，面包板本身就是一种免焊电板。 面包板的样式是：
第 5
页
面包板的注意事项：
1. 面包板旁一般附有香蕉插座，用来输入电压、信号及接地。 2. 上图中连着的黑线表示插孔是相通的。
3. 拉线时，尽量将线紧贴面包板，把线成直角，避免交叉，也不要跨越元件。 4. 面包板使用久后，有时插孔间连接铜线会发生脱落现象，此时要将此排插孔做记号。并不再使用。
五、各功能块电路图
数字钟从原理上讲是一种典型的数字电路，可以由许多中小规模集成电路组成，所以可以分成许多独立的电路。
(一) 六进制电路
由74HC390、7400、数码管与4511组成，电路如图一。
U1A3123U2A12Com74HC00D74HC00DU5SEVEN_SEG_COM_KABCDEFGU3AV1 32Hz 5V141INA1INB21CLR31QA1QB1QC1QD5677126U413DADBDCDD5OAOBOCODOE1211109151474HC390D43~ELOF~BIOG~LTVCC5V4511BD将十进制计数器转换为六进制的连接方法
(二) 十进制电路
由74HC390、7400、数码管与4511组成，电路如图二。
第 6
页
U4A3126U4B4574HC00D74HC00DComU3SEVEN_SEG_COM_KU1AV1 60Hz 5V141INA1INB21CLR31QA1QB1QC1QD5677126U213DADBDCDD5OAOBOCODOE12111091514ABCDEFGVCC5V74HC390D43~ELOF~BIOG~LT4511BD十进制接法测试仿真电路
(三) 六十进制电路
由两个数码管、两4
511、一个74HC390与一个7400芯片组成，电路如图三。
(四) 双六十进制电路
由2个六十进制连接而成，把分个位的输入信号与秒十位的Qc相连，使其产生进位，电路图如图四。
第 7
页
ComComSEVEN_SEG_COM_KU1B6453U1A12U4SEVEN_SEG_COM_KU7U11BABCDEFG64513DADBDCDD5OAOBOCODOE~ELOF~BI~LTOG1211109151421CLR141INA1INB3U10A12ABCDEFG74HC00D74HC00DU3B15122INA2INB142CLR132QA2QB2QC2QD11109U2712674HC00D74HC00DU8A31QA1QB1QC1QD5677126U913DADBDCDD5OAOBOCODOE12111091514VCC5V74HC390D43U1C891011U1D12134511BD74HC390DComVCCU643~ELOF~BI~LTOG5VSEVEN_SEG_COM_K74HC00D74HC00DABCDEFG84511BDComU15C91011U16DSEVEN_SEG_COM_K1213U14U3A131INA1INB21CLR1QA1QB1QC1QD5677126U513DADBDCDD5OAOBOCODOE1211109151474HC00D74HC00DU12B15122INA2INB142CLR132QA2QB2QC2QD111097126U13DADBDCDD5OAOBOCODOEABCDEFG1312111091514V1 100kHz 5V474HC390D43~ELOF~BI~LTOGVCC74HC390D5V43~ELOF~BI~LTOG4511BD4511BD
(五) 时间计数电路
由1个十二进制电路、2个六十进制电路组成，因上面已有一个双六十电路，只要把它与十二进制电路相连即可，详细电路见图五。
ComComComComComComU1SEVEN_SEG_COM_KU2SEVEN_SEG_COM_KU4SEVEN_SEG_COM_KU3SEVEN_SEG_COM_KU5SEVEN_SEG_COM_KU6SEVEN_SEG_COM_KABCDEFGABCDEFGABCDEFGVCCVCCABCDEFGABCDEFGABCDEFG5V1312111015145VVCCVCC13121110151491312111015145V1312111015131211101514131211101514145V9VCCOG995V99OAOBODOAOBODOAOBODOEOEOCOCOCOFOFOEOGOAOBODOAOBODOAOBODOEOEOCOCOCOFOFOEOGOG~LT~LT~EL~EL~BI~BI~ELDADCDDDADCDDDADC~LT~LT~LTDBDB~EL~EL~EL~BI~BIDADCDDDADCDDDADCDBDB3DBDD~BI5V73DBDD4511BD54511BD75544512612671233544577126126712643U23CU25A74HC00D131110356798U21A74HC00D13111038U20C74HC00D3U19A74HC00D131110974HC00D9356356772QB1QD2QD2QD1QB1QC2QB2QC2QB2QC1QB1QA2QA2QA1QA1QC1QD2QA2QC2QD61QB2INA1CLR2CLR2CLR1INA1INB2INA2INB2INA2INB1INA1INA1INB74HC00D161CLR74HC390D6151INB74HC00D111CLRU26B74HC390D74HC390N1174HC390N74HC390DU20B1574HC00D1262INB74HC00D74HC00D214141541121421242V1 1000Hz 5V时，分，秒计时电路图
(六) 校正电路
由74CH51D、74HC00D与电阻组成，校正电路有分校正和时校正两部分，电路如图六。
第 8
页
142CLRU13AU16B1QA1QC1QDU24DU22BU14AU17BU20DU15AU18B74HC390N43~BI~LT4511BDOGU7U8OFU10VCC4511BDOGU9U114511BDOFU124511BD101092192125413131254131254
IO1VCC正常输入信号5V校正信号R1IO2U2C9108小时校正电路J110Mohm74HC00D注意：分校时时，不会进位到小时。U11111213910U2DKey = A12R210MohmIO313U2A8123时计数器IO574HC00D1123674HC00D正常输入信号校正信号R3U3A10Mohm12U2B456分计数器IO6IO44574HC00D74HC51D3J274HC00DKey = B分钟校正电路分校正时锁定小时信号输入R410MohmU3B456图中采用基本RS触发器构成开关消抖动电路，其中与非门选用74HC00;对J1和J2，因为校正信号与0相与为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态，当开关打向上时，情况正好与上述相反，这时电路处于校时状态。74HC00D数字钟设计-校时电路部分
(七) 晶体振荡电路
由晶体与2个30pF电容、1个4060、一个10兆的电阻组成，芯片3脚输出2Hz的方波信号，电路如图七。
(八) 整点报时电路
由74HC30D和蜂鸣器组成，当时间在59:50到59:59时，蜂鸣报时，电路如图八。
第 9
页
说明：当时间在59分50秒到59分59秒期间时 分十位、分个 位和秒十位均保持不变，分别为5，9和5;因此，可以将分计数器十位的Qc和QA，个位的QD和QA及秒计数器十位的QC和QA相与，从而产生报时控制信号。IO1分计数器十位的Qc和QAIO2U11VCCIO35VVCCX182345V分计数器个位的QD和QAIO456114V_0.5WIO512秒计数器十位的QC和QAIO674HC30D数字钟设计-整点报时电路部分
六、总接线元件布局简图
整个数字钟由时间计数电路、晶体振荡电路、校正电路、整点报时电路组成。
其中以校正电路代替时间计数电路中的时、分、秒之间的进位，当校时电路处于正常输入信号时，时间计数电路正常计时，但当分校正时，其不会产生向时进位，而分与时的校位是分开的，而校正电路也是一个独立的电路。
电路的信号输入由晶振电路产生，并输入各电路。 简图如图九。
七、芯片连接总图
因仿真与实际元件上的差异，所以在原有的简图的基础上，又按实际布局画了这张按实际芯片布局的接线图，如图十。
八、总结
1. 实验过程中遇到的问题及解决方法
① 面包板测试
测试面包板各触点是否接通。
② 七段显示器与七段译码器的测量
第 10
页
把显示器与CD4511相连，第一次接时，数码管完全没有显示数字，检查后发现是数码管未接地而造成的，接地后发现还是无法正确显示数字，用万用表检测后，发现是因芯片引脚有些接触不良而造成的，所以确认芯片是否接触良好是非常重要的一件事。
③ 时间计数电路的连接与测试
六进制、十进制都没有什么大的问题，只是芯片引脚的老问题，只要重新插过芯片就可以解决了。但在六十进制时，按图接线后发现，显示器上的数字总是100进制的，而不是六十进制，检测后发现无论是线路的连通还是芯片的接触都没有问题。最后，在重对连线时发现是线路接错引脚造成的，改过之后，显示就正常了。
④ 校正电路
因上面程因引脚接错而造成错误，所以校正电路是完全按照仿真图所连的，在测试时，开始进行时校时时，没有出现问题，但当进行到分校时时，发现计数电路的秒电路开始乱跳出错。因此，电路一定是有地方出错了，在反复对照后，发现是因为在接入校正电路时忘了把秒十位和分个位之间的连线拿掉而造成的，因此，在接线时一定要注意把不要的多余的线拿掉。
第 11
页
一、综述
数字电子钟是一种用数字电路实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的应用。数字钟从原理上来讲是一种典型的数字电路，其中即包含了组合逻辑电路，也有时序电路。
因此，我们此次设计与制作数字电子钟就是为了了解其工作原理，从而学会制作数字钟。通过设计和制作数字电子钟，可以加深我们对中小规模集成电路相关知识的理解，并且通过实际运用，提高我们的动手能力、培养我们的探索精神。
二、设计题目与设计要求 1.设计题目
本次的题目为设计一个具有计时、显示“时、分、秒”和校时功能的数字电子钟，具体功能如下：
① 显示时、分、秒;
② 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间; ③ 计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时; ④ 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。 2.设计要求
本次设计的具体要求如下：
① 画出电路原理图(或仿真电路图); ② 元器件及参数选择; ③ 电路仿真与调试;
三、方案选择
数字电子钟作为实际生活中运用广泛的一个物品。在电路实现方面，完全可以用单片机实现功能。这也是我们小组一开始的思路。但是，由于我们小组的这道题本身就比较简单，如果还从用单片机来做，基本上就只是编个程序的事情了。如此，这个学期在数电课上学到的一些东西并不能得到很好的运用，老师也是基于此考虑，建议我们还是不要使用单片机。
因此，我们采用了老师提供的思路和方案，具体的阐述请见以下几个部分。
四、大体设计思路
1.总体概要设计
数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。由于计数的起始时间不可能与标准时间(如北京时间)一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。晶体振荡器电路给数字电子钟提供一个频率稳定准确的32768Hz的方波信号，可保证数字钟的走时准确及稳定。然后分频器将32768Hz的高频方波信号经32768次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。通常使用石英晶体振荡器电路构成数字钟。图1所示为数字钟的一般构成框图。
“时”计时信号 “分”计时信号
校时信号
“秒”计时信号
图 1
数字电子钟原理框图
2.晶体振荡器电路
晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的脉冲，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。
3.分频器电路
分频器电路将32768Hz的高频方波信号经74HC4060和T’触发器(将D端接至输出的非端，使其变成一个T’触发器实现二分频)的分频后得到1Hz的方波信号，可以供秒计数器进行计数。分频器实际上也就是计数器。
4.时间计数器电路
时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，时个位和时十位计数器设计为24进制计数器。
5.译码驱动电路
译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。
6.示数电路
用译码驱动电路提供的电流带动数码管实现数字电子钟最后的示数部分。数码管通常有发光二极管(LED)数码管和液晶(LCD)数码管，本设计采用的为LED数码管。
五、元件清单
30pF电容2个 32768Hz晶振1个 15k欧姆电阻4个 74HC4060一片
74LS74双D触发器一个 单刀双掷开关2个 1M电阻1个
74Ls00四二输入7个 74Ls192六片 74Ls48六片 共阴数码管6个 蜂鸣器一个
六、仿真电路图
根据上述思路，我们小组的各个成员分别负责了部分电路，在确认部分功能可以实现
的前提下，将它们有机地组合起来得到了总电路。并在proteus软件中进行了仿真，确定可以实现功能后，再申请了实做。
仿真电路总图见下：
七、各单元模块的具体设计和分析
1.晶体振荡器电路
晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。
图2所示电路通过CMOS非门构成的输出为方波的数字式晶体振荡电路，这个电路中，CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路，U2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻R1为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容C
1、C2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。
晶体XTAL的频率选为32768HZ。该元件专为数字钟电路而设计，其频率较低，有利于减少分频器级数。
从有关手册中，可查得C
1、C2 为30pF时，频率准确度和稳定度较高。
由于CMOS电路的输入阻抗极高，因此反馈电阻R1可选为20MΩ或10MΩ。较高的反馈电阻有利于提高振荡频率的稳定性。但是，由于实验室只提供了1MΩ的电阻，所以在实际制作的过程中，我们采用的是实验室提供的电阻，最终造成了脉冲输出端的频率并不是严格符合1Hz。
图2 晶体振荡器电路图
2.分频器电路
通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡
器的输出信号进行分频。
通常实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。例如，将32767Hz的振荡信号分频为1Hz的分频倍数为32767(2)，即实现该分频功能的计数器相当于15级2进制计数器。
本实验中采用HC4060来构成分频电路。HC4060在数字集成电路中可实现的分频次数最高，而且HC4060还包含振荡电路所需的非门，使用更为方便。
HC4060计数为最高为14级2进制计数器，可以将32767Hz的信号分频为2Hz，而经过转换为T’的D触发器则可以通过翻转功能将它分为1HZ的信号。如图3所示，可以直接实现振荡和分频的功能。
1
5图3 分频电路图
3.时间计数单元
时间计数单元有时计数、分计数和秒计数等几个部分。
时计数单元一般为24进制计数器计数器，其输出为两位8421BCD码形式;分计数和秒计数单元为60进制计数器，其输出也为8421BCD码。
针对每个计数单元，本实验分别采取了用两块74LS192芯片进行级联来产生相应的进制。
74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如下所示：
(a)引脚排列 (b) 逻辑符号
其中：为置数端，为加计数端，为减计数端，为非同步进位输出端， 为清除端，Q0、Q
1、Q
2、为非同步借位输出端，P0、P
1、P
2、P3为计数器输入端，Q3为数据输出端。
其功能表如下：
表1 74LS192的功能表
对于秒计数单元，由于192内部本身就是10进制，所以只需要将作为十位输出的那一片192的输出端中的Q2和Q1(相与代表作为得到数字6)作为反馈端，相与再连接到两片
192的清零端上即可。如此就可以实现60进制的计数。满足秒计数的要求。实现此功能的部分电路如图四所示：
图4 60进制计数器电路
对于分计数单元，与秒计数单元完全一致，在此不再累述。
对于时计数单元，同理，将作为十位输出的那一片的192的输出端中的Q1(代表数字2)和作为个位输出的那一片192的输出端中的Q2(代表数字4)作为反馈端，相与再连接到两片192的清零端上即可。如此就可以实现24进制的计数。满足时计数的要求。实现此功能的部分电路如图五所示：
图5 24进制计数器电路
4.译码驱动及显示单元
计数器实现了对时间的累计以8421BCD码形式输出，选用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，选用74LS48作为显示译码电路，选用共阴LED数码管作为显示单元电路，实现此部分的功能的电路如图6所示。
图6 译码驱动和显示电路
5.校时电路
当重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。
根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。
图7 校正电路
6.整点报时电路
一般时钟都应具备整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报时，以示提醒。其作用方式是发出连续的或有节奏的音频声波，较复杂的也可以是实时语音提示。本次采用的是用蜂鸣器实现简单的鸣响。
根据要求，电路应在整点前10秒钟内开始整点报时，即当时间在59分51秒到59分59秒期间时，报时电路报时控制信号。故将秒计数电路部分的作为十位的那一片的192的输出端中的Q
2、Q0相与(即表示数字5)，作为蜂鸣器的控制端1。再将分计数电路部分的作为十位的那一片192的输出端中的Q
2、Q0相与(即表示数字5)，再和作为个位的那一片192的输出端中的Q
3、Q0相与(即表示数字9)相与，如此作为蜂鸣器的控制端2。最后，再将两个控制端相与，连接至蜂鸣器的一端，再将另一段接地即可。
八、心得体会
题目：多功能数码种的设计
一、设计目的
数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.
三、原理框图
1.数字钟的构成
数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。由于计数的起始时间不可能与标准时间(如北京时间)一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。
(a) 数字钟组成框图
2.晶体振荡器电路
晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用TTL门电路构成;另一类是通过CMOS非门构成的电路，本次设计采用了后一种。如图(b)所示，由CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路，U2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻R1为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容C1、C2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。
(b) CMOS 晶体振荡器(仿真电路)
3.时间记数电路 一般采用10进制计数器如74HC290、74HC390等来实现时间计数单元的计数功能。本次设计中选择74HC390。由其内部逻辑框图可知，其为双2-5-10异步计数器，并每一计数器均有一个异步清零端(高电平有效)。
秒个位计数单元为10进制计数器，无需进制转换，只需将QA与CPB(下降沿有效)相连即可。CPA(下降没效)与1HZ秒输入信号相连，Q3可作为向上的进位信号与十位计数单元的CPA相连。
秒十位计数单元为6进制计数器，需要进制转换。将10进制计数器转换为6进制计数器的电路连接方法如图 2.4所示，其中Q2可作为向上的进位信号与分个位的计数单元的CPA相连。
十进制-六进制转换电路
分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的Q3作为向上的进位信号应与分十位计数单元的CPA相连，分十位计数单元的Q2作为向上的进位信号应与时个位计数单元的CPA相连。
时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为12进制计数器，不是10的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行12进制转换。利用1片74HC390实现12进制计数功能的电路如图(d)所示。
(d)十二进制电路
另外，图(d)所示电路中，尚余-2进制计数单元，正好可作为分频器2HZ输出信号转化为1HZ信号之用。
4.译码驱动及显示单元电路
选择CD4511作为显示译码电路;选择LED数码管作为显示单元电路。由CD4511把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。这里的LED数码管是采用共阴的方法连接的。
计数器实现了对时间的累计并以8421BCD码的形式输送到CD4511芯片，再由4511芯片把BCD码转变为十进制数码送到数码管中显示出来。
5.校时电路
数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。即为用COMS与或非门实现的时或分校时电路，In1端与低位的进位信号相连;In2端与校正信号相连，校正信号可直接取自分频器产生的1HZ或2HZ(不可太高或太低)信号;输出端则与分或时个位计时输入端相连。当开关打向下时，因为校正信号和0相与的输出为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态;当开关打向上时，情况正好与上述相反，这时校时电路处于校时状态。
实际使用时，因为电路开关存在抖动问题，所以一般会接一个RS触发器构成开关消抖动电路，所以整个较时电路就如图(f)。
(f)带有消抖电路的校正电路
6.整点报时电路
电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。
当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为
5、9和5，因此可将分计数器十位的QC和QA 、个位的QD和QA及秒计数器十位的QC和QA相与，从而产生报时控制信号。
报时电路可选74HC30来构成。74HC30为8输入与非门。
四、元器件
4.共阴八段数码管6个
5.网络线2米/人
6.CD4511集成块6块
7.CD4060集成块1块
8.74HC390集成块3块
9.74HC51集成块1块
10.74HC00集成块4块
11.74HC30集成块1块
12.10MΩ电阻5个
13.500Ω电阻14个
14.30p电容2个 15.32.768k时钟晶体1个
16.蜂鸣器10个
五、各功能块电路图
数字钟从原理上讲是一种典型的数字电路，可以由许多中小规模集成电路组成，所以可以分成许多独立的电路。
(一) 六进制电路
由74HC390、7400、数码管与4511组成，电路如图一。
(二) 十进制电路
由74HC390、7400、数码管与4511组成，电路如图二。
(三) 六十进制电路
由两个数码管、两4
511、一个74HC390与一个7400芯片组成，电路如图三。
(四) 双六十进制电路
由2个六十进制连接而成，把分个位的输入信号与秒十位的Qc相连，使其产生进位，电路图如图四。
(五) 时间计数电路
由1个十二进制电路、2个六十进制电路组成，因上面已有一个双六十电路，只要把它与十二进制电路相连即可，详细电路见图五。
(六) 校正电路
由74CH51D、74HC00D与电阻组成，校正电路有分校正和时校正两部分，电路如图六。
(七) 晶体振荡电路
由晶体与2个30pF电容、1个4060、一个10兆的电阻组成，芯片3脚输出2Hz的方波信号，电路如图七。
(八) 整点报时电路
由74HC30D和蜂鸣器组成，当时间在59:50到59:59时，蜂鸣报时，电路如图八
数字电子技术课程设计报告
设计题目： 数字钟 班级学号：092022226
二〇一一年十二月
数字钟的设计
数字钟是采用数字电路实现“时”、“分”、“秒”数字显示的计时装置。由于数字集成电路的发展和石英晶体振荡器的使用，使得数字钟的精度、稳定度远远超过了机械钟表。钟表的数字化在提高报时精度的同时，也大大扩展了它的功能，诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭路灯等。因此，研究数字钟及扩大其应用，有着非常现实的意义。
一、 设计目的
1.掌握数字钟的设计方法。 2. 熟悉集成电路的使用方法。
二、 设计任务与要求
时钟显示功能，能够以十进制显示“时”、“分”、“秒”。其中时为24进制，分秒为60进制。
三、 设计思路、芯片选择及单元电路功能简介 1. 设计思路：
数字钟的设计可以分为4个单元电路来设计，分别为1Hz脉冲产生电路、数码管显示电路、60进制计数器电路、24进制计数器电路这四个单元电路。 2. 芯片的选择：
BCD——七段译码器74LS47
十进制可逆计数器74192
555定时器
集成与门芯片74LS11 3. 单元电路功能简介： ①、1Hz脉冲产生电路：
该单元电路是用由555定时器构成的多谐振荡器来产生的1HZ方波的电路，其中考虑
2 到电路的“延时”效应，该电路产生的方波的频率并不是标准的1HZ方波，而是频率稍大于1Hz的方波。它是为整个电路提供时钟源的，它的输出脉冲提供给秒单元电路的低位计数芯片。
②、数码管显示电路：
该单元电路是用来显示一位数字的电路，它由一块数码管和一块数码管驱动芯片组成，它的输入信号由计数器提供。
3 ③、60进制计数器电路：
该单元电路由两片74LS192可逆计数器芯片、一个三输入与非门和一个非门构成的60进制计数器电路，它是为秒显示和分显示电路提供驱动信号的单元电路
④、24进制计数器电路：
该单元电路是由两片74LS192可逆计数器芯片和一个与门构成的24进制计数器电路，它的低位脉冲信号由分钟计数器单元电路的进位信号提供，它为小时显示电路提供驱动信号。
四、 总电路图
五、 仿真效果
本次课程设计使用proteus软件进行仿真，在进行仿真时应注意以下几点： 1.在接通电源之前，应保持开关SW1断开且SW2闭合，如下图所示：
2.接通电源后应先断开开关SW2，保持开关SW1断开状态不变，如下图所示：
5 3.在做完第二步之后，应保持开关SW2断开状态不变，闭合开关SW1，如下图所示：
在执行完以上三步之后，就是仿真的正确结果了，如下图所示：
6 否则，将会产生以下错误的仿真效果：
六、 总结
通过这次课程设计，我对数字电子技术的理论知识的理解更加深刻，对时序电路的设计步骤也更加熟悉，熟悉了仿真软件proteus的应用。在本次设计中，我还发现了一点问题，就是理论和实际并不是完全符合的。比如对于74LS192可逆计数器芯片来说，他本是十进制计数器，若用它构成六进制计数器，按照理论知识，只需要将它的输出端Q1和Q2端通过一个与门后反馈到清零端CR即可。但在实际应用中，按照理论上的接法并不能实现六进制，而是需要将他的Q0端取反后再与Q1和Q2相与反馈到清零端CR，才能实现六进制计数。另外，秒钟单元电路向分钟单元电路提供脉冲的进位信号不能直接加到分钟单元电路的脉冲端口上，而是需要经过一个非门后再加到分钟单元电路的脉冲输入端上。同时，还要给这部分进位电路并联一个开关(详见总电路图)，且在接通电源之前应保持该开关的闭合状态，接通电源后应先断开该开关，然后再接通脉冲单元电路，否则将不能保证整个电路的零状态。
此外，本次课程设计比较仓促，只是完成了设计的基本功能，其拓展功能没有精力去深究，等到以后有时间再逐步完善该电路的拓展功能。由于时间短暂和本人能力有限，本电路的设计可能存在一定问题和缺陷，如有发现希望老师能够给予批评指正。
七、 元器件清单
1. 七段数码管：6块 2. 74LS192可逆计数器：6片 3. 555定时器：1片
4. 74LS47 BCD——七段译码器：6片 5. 74LS11三—3输入与门：1片 6. 非门：3块 7. 2输入与门：1块 8. 开关：2个
9. 电阻：10M 1个，46.25M 1个 10. 电容：0.01uF
2个
参考书
⑴《现代电子学及应用》，童诗白、徐振英编，高等教育出版社，1994年
⑵《电子系统设计》，何小艇等编，浙江大学出版社，2000年
⑶《集成电子基础教程》，郑家龙、王小海、章安元编，高教出版社，2002年5月
⑷《电子技术课程设计指导》 彭介华编，高等教育出版社，1997年10月
⑸《数字电子技术》童诗白编著高等教育出版社
2001年
数字化校园建设的研究(课题方案)
一、研究背景
随着信息时代和知识经济时代的来临，信息已经深入到人们生活、工作、学习的各个角落。传统的校园教育在信息技术的发展过程中，不可避免地受到了信息时代的冲击，同时也在享受着信息技术带来的一些优点。校园数字化过程中信息流动的及时性及开放性，将使学生和教师的概念以及互动关系均产生了变化，也会给传统的学校教育带来挑战，比如教学管理、考试、授课、答疑等教学过程及其管理过程。但最终将会给学生带来更多的机遇，社会生存能力和竞争力将会进一步提高。
1、当前教育发展的趋势。
当前多媒体数字化技术以及国际互联网技术叩开了学校的大门，作为全新的教学工具与手段走进学校，走进课堂。多媒体课件、互联网主页、网上多媒体教学、教育资源数字化、数字化服务，一波又一波的冲击使我们意识到，随着工业化以后新的“知识经济”得到来，我们教育形态与学习环境必然要发生一次较为深刻的变化。学校作为准社会组织，要提高学生创新意识，实践能力，培养服务精神和团结精神，需要一个较完善的教育环境。数字化校园建设就是为学生营造一个动态开放社会化的学习研究环境，深化素质教育，从而拉动学校跨越式发展。
2、学校发展的现实需要。
“十五”期间，学校采取政府拨款及自筹资金的形式，先后投资300多万元加速了现代化教育硬件配置的进程，学校现拥有计算机近300台，多功能专用教室4间、网络教室3间，每个教室将于2006年9月前实现计算机、液晶投影机、实物展台、音箱及投影屏幕的安装到位(已安装了33个教室)，现有18台笔记本电脑，数码摄像机，刻录机，扫描仪等多台，将于2006年3月前为工作满3年的教师配备笔记本电脑。所有教室、办公室都有信息节点，每个节点都实现了与互联网的连接。学校现有软硬件建设已初步达到了创建数字化校园的环境要求。
为此，根据我校目前的实际情况，设立“数字化校园建设的研究”这一课题，以学校发展规划的要求为指导思想，以师生共同发展为本，围绕校园资源、管理、服务三个要素来建设数字化校园系统，依托校园门户网站，构建数字化的科研环境、教学环境、管理环境和生活环境，探索“数字化校园”的建设，不断以教育的信息化带动教育的现代化，努力实现我校的跨跃式发展。
二、理论思考
1、有关概念分析。数字化校园包括数字化的网络环境，数字化的教学资源，数字化的教学与学习环境，数字化的管理手段和工作环境，实现数字化学习、数字化教学、数字化科研和数字化管理，创建数字化的生活空间，创建虚拟社区空间，为学生、教师、管理者提供数字化学习与生活体验，将他们培养成为具备问题解决能力、合作学习能力与终身学习能力的高信息素养的信息化人才。
2、数字化校园和教育信息化的关系。“教育信息化是在教育领域里，全面深人地运用现代信息技术促进教育改革和教育发展的过程，其结果是形成一个全新的教育形态。”教育信息化是一个社会过程，这个过程是在不断发展变化的;全新教育形态的技术特征是数字化、网络化、多媒体化、智能化;其根本目的是促进教育改革和教育发展，提高学校的综合实力。
三、研究目标
数字化校园建设的核心目标是充分利用信息技术，建立多层次、创新型、开放式的学校，提高办学的质量和效益。
1、教学方面。充分利用学校网络平台，建设数字化网络环境，实现高质量教学资源、信息资源和智力资源的共享与传播，并同时促进师生互动，促进主动式、协作式、研究型的学习，更好地培养师生的信息素养以及问题解决能力和创新能力。
2、管理方面。引导和组织全校师生参与数字化积累和数字化服务，实现职能信息管理的自动化，实现上下级部门之间更迅速便捷的沟通，实现不同职能部门之间的数据共享与协调，提高决策的科学性和民主性，形成充满活力的新型管理机制。
3、培训方面。增强教师数字化意识，促进教师教学思想和教学方法的现代化，使他们能熟练地运用网络、计算机等技术，能为学生提供尽量多的学习资源。
四、研究内容
(一)数字化资源库建设研究。
1、数字化资源库建设内容。 (1)媒体素材。包括文本类素材、图形(图像)类素材、音频类素材、视频类素材、动画类素材等。
(2)课件与网络课件。分为网络版和单机运行的课件。网络版的课件需要能在标准浏览器中运行，并且能通过网络教学环境被大家共享，而单机运行的课件可通过网络下载后到本地计算机上来运行。
(3)专题性学习包资料。建立研究型专题学习题库，每学期以教研组为单位制作1—3个专题性学习包，组织学生开展研究型专题学习，并将学生的学习过程、方法、体会、成果等充实学习包。
(4)学科教学设计。对学校积累的优秀教案，集体备课的资料，教师个人的典型教案，以及各类教学参考、教学设计等分学科建库，并注意随时吸收外界新增教学设计。
(5)电子作品。学生和教师可将他们创新思维和问题解决的结果运用现代信息技术提供的环境表达出来，如用Word制作电子作业、PowerPoint演示文稿，FrontPage和Dreanweaver制作的主页，Authorware制作的多媒体报告等等。
2、数字化资源库建设方法。
(1)师生共建资源库。
教师根据学生能参与互动、自主学习、结合实际、符合时代的要求建立信息资源库。数字化资源库的建设可以是自主开发、设计，也可以从互联网上直接获取，还可以购买现成资料并进行改造。
(2)同行交流、互通有无。
与省内外、市内外同行加强交流、互通有无，有些项目可以合作开发，丰富学校资源库。
(3)建立激励机制，鼓励教师参与建设信息资源库。
建立资源建设评审小组，信息库资源实行具名制，每学期组织一次评审，通过评审收入资源库的素材、课件等发给入选证书或获奖证书，并与考核和奖励挂钩。学生输送的资料也通过评比发给证书。
(二)数字化校园网络信息平台建设研究。
在开展教学、科研和管理过程中，实现学校办学的数字化、信息化和智能化。
1、学校管理：包括人事管理、设施管理、会议管理、收发文管理、信息发布管理、文件档案管理等，实现学校行政管理的智能化，办公的无纸化、自动化。
2、资源管理：包括海量素材应用系统(图形、图片、音乐、视频、动画)、资源点播系统(课件、教案、电子图书、教学案例、文献资料、视频点播)，以先进的技术平台为基础，以网络课程和素材类教学资源的建设为重点。
3、教务管理：包括学期教学计划、电子课表、电子备课、调课互动安排、计划总结、教案汇总、教师(学生)获奖汇总等。将学校的教务管理通过网络数字化实现，并建立起规范的教务电子资料档案。
4、学生管理：包括新生报名、学籍管理、奖惩资料、课外活动、学生成长历程等，系统、全面、科学地将学生在校期间的活动以数字方式详尽地描绘。
5、家校联系：包括学生信息查询，学校邮件系统(利用学校的大容量邮件系统，通过公布每位教职工的邮件，增强与家长的沟通)，以及校园网站栏目中的家长论坛、家长留言板，家长委员会等栏目，有效地整合家庭、学校和社会的资源，充分调动学校、家庭和社会共同投入到教育中来。
6、网络教学：包括视频授课点播、在线视频辅导、在线答疑、网上习题、习作天地、网上作业等，成为和课堂教学互补的不可缺少的第二教学环境。
7、校园电视台：包括实况转播、影视天地、教育活动录像、课例视频点播、视频会议等，以视频播放形式，真实展现学校开展教学、科研、管理、生活等活动的过程。
8、图书馆：包括数字图书馆、电子图书馆、借阅查询、新书介绍等。
(三)数字化校园的培训研究。
1、培养一支数字化意识强，能熟练地掌握现代信息技术，并将其充分运用到教学教育实践中去的教师队伍，是实现数字化校园的关键。为此，我们将继续以校本培训为主，每学期专项培训，分期分批对全校教师进行现代信息技术培训，扩大数字化建设的队伍，使全体教师都能投入到数字化建设中去，提高教师的数字化能力，建立、健全相应的制度，保证教师能积极参与到数字化建设与应用中去。
2、培养具有现代信息意识的小学生，促进学生学习数字化。利用专题特色网站，发动学生广泛参与网站的建设和应用，建成红领巾网站，开辟主题式讨论区，开展网上大讨论，使学生能进行网上的学习和交流。
五、研究方法
本课题将以实证研究法为主，结合文献研究法，边实践，边研究，边总结，边提高。
六、研究阶段
第一阶段：2006年1月—3月，启动阶段。形成课题研究方案，成立课题组，组织有关教师参与讨论，聘请专家论证课题方案，明确研究任务。
第二阶段：2006年4月—8月，理论研究阶段。组织课题组成员学习理论，讨论各研究内容的研究思路和具体策略，制定课题实施方案。
第三阶段：2006年9月—2008年6月，行动研究阶段。按照课题方案在实践中探索，撰写经验总结、论文，积累研究资料，完成阶段成果报告。
第四阶段：2008年7月—2008年12月，结题阶段。整理材料，完成结题报告和相关结题材料。
七、研究组织
(略)
八、保障措施
1、建立、健全研究的组织机构。成立以校长为首的数字化校园创建领导小组。
2、聘请华东师范大学教授、武进区、常州市、江苏省电教馆专家等担任本课题指导专家。
3、建立研究与实验工作制度，建立和完善激励性考核评价机制。
4、过程管理。①建立五会制：学习会、研究会、座谈会、汇报会、交流会。目的是为了解情况，宣传信息，推开经验，解决问题，使研究成为动态的滚动式发展。②建立研究档案。
5、成果管理。①鼓励研究教师出经验、出成果;②总结提炼研究成果，撰写总结与论文，并根据成果的层次，质量分别给予奖励(制定奖励条例);③把研究成果与过程与考评挂钩。
九、研究成果
研究报告、数字化资源库、数字化校园网络信息平台、研究论文集、典型研究课例、教师教学个案等。
推荐阅读：
vhdl数字钟设计报告06-01
有趣的数字教学设计06-19
数电课程设计 多功能数字钟06-08
数字媒体设计专业介绍06-24
《数字与编码》教学设计05-27
数字化实习报告06-24
数字中国建设发展报告09-28
DSP数字图像取反课程设计06-06
数字广告设计与制作课程教学大纲06-04
医院数字化医院建设中期实施报告09-10
