数电课程设计 多功能数字钟（推荐9篇）
学院：国际教育学院 专业：电子信息工程 班级： 学号： 姓名： 老师:葛远香
时间：2016年6月28日
目 录
一内容摘要„„„„„„„„„„„„„„„„„„„ 1 二主要器件„„„„„„„„„„„„„„„„„„„ 1 三 设计内容及要求„„„„„„„„„„„„„„„„ 1 四总设计原理„„„„„„„„„„„„„„„„„„ 1 4-1数字钟电路系统的组成框图„„„„„„„„„„„ 1 4-2主体电路的设计„„„„„„„„„„„„„„„„2 4-2-1 振荡器„„„„„„„„„„„„„„„„„2 4-2-2 分频器„„„„„„„„„„„„„„„„„3 4-2-3 时分秒计数器„„„„„„„„„„„„„„ 3 4-2-4 译码显示电路„„„„„„„„„„„„„„ 4
五 芯片工作原理„„„„„„„„„„„„„„„„„ 4 六总电路设计图„„„„„„„„„„„„„„„„„ 6 七 设计结果„„„„„„„„„„„„„„„„„„„ 7 八心得体会„„„„„„„„„„„„„„„„„„„ 7 九附录„„„„„„„„„„„„„„„„„„„„„ 8
多功能数字钟
一 内容摘要: 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。它可以实现数字电子时钟功能这一项基本功能。
二主要器件：
NE555 74LS90 74LS92 74LS191 74LS74 74LS00 CD4511 5011AS 1片 5片 2片 1片 1片 4片 4片
4个(共阴LED数码管）
电阻2.2kΩ×1，5.1kΩ×1，47kΩ×1 电容 0.1μF×1，0.01μF×1
三设计内容及要求：
基本功能
以数字形式显示时、分、秒的时间，为节省器件，其中秒的个位用发光二极管指示，小时的十位亦用发光二极管指示，灯亮为“1”，灯灭为“0”。小时计数器的计时要求为“12翻1”。要求手动快速校时、校分或慢校时、慢校分。
四 总设计原理：
1.数字钟电路系统的组成框图
如图S1-1所示，数字钟电路系统由主体电路和扩展电路两大部分所组成。其中主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩展电路。
时显示器主体电路分显示器分译码器分计数器校时电路秒显示器秒译码器秒计数器定时控制仿电台报时报整点时数扩展电路时译码器时计数器触摸整点报时1S振 荡 器分 频 器
图S1-1 多功能数字钟系统组成框图
2.主体电路的设计
主体电路是由功能部件或单元电路组成的。在设计这些电路或选择部件时，尽量选择同类型的器件，如所有功能部件都采用TTL集成电路或都采用CMOS集成电路。整个系统所用的器件种类应尽可能少。下面介绍各功能部件或电路的设计。
（1）振荡器
振荡器是数字钟的核心，振荡器的稳定度和频率的精准度决定了数字钟计时的准确程度，所以通常选用石英晶体来构成振荡器电路。一般来说，振荡器的频率越高，计时的精度就越高，但耗电量将增大。如果精度要求不高可以采用由集成逻辑门与RC组成的时钟源振荡器或集成电路定时器555与RC组成的多谐振荡器。这里选用555构成的多谐振荡器，设振荡器频率f0=10^3Hz，电路参数如图S1-2所示，其中10KΩ电位器RP可微调振荡器的输出频率f0。
555多谐振荡器的工作波形如图S1-3所示：
图S1-3 555多谐振荡器波形图
图S1-2 555振荡器
（2）分频器
分频器的主要功能是：产生标准秒脉冲信号。选用中规模集成电路计数器74LS90可以完成上述功能。如图S1-4所示，将3片74LS90进行级联，因每片为1/10分频器，3片级联正好获得1Hz的标准秒脉冲信号。由74LS90的功能表可得，当它接成BCD十进制计时器时，QA的输出是输入脉冲CP的2分频，所以第1片74LS90的QA输出脉冲的频率为500Hz。
图S1-4 振荡器与分频器电路
（3）时分秒计数器
分和秒计数器都是模M=60的计数器，采用中规模集成电路十进制计数器至少需要2片，因为10 图S1-5 分和秒六十进制计数器 时计数器是一个“12翻1”的特殊进制计数器，即当数字钟的计数器运行到12时59分59秒时，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示01时00分00秒，实现日常生活中习惯用的计时规律。由此可见，时计数器的个位有0～9十个状态，图S1-6 “12翻1”的时计数器 十位只有0和1两种状态，因此，十位位可以采用仅有两个状态的集成触发器，如双D触发器74LS74（只用其中一个D触发器）。时的个位虽然只有0～9十个状态，但其重复周期需要输入13个时钟脉冲，因而需要采用功能较灵活的4位2进制计数器，这里选用74LS191。再将74LS74与74LS191通过控制门和反馈控制线进行级联，组成“12翻1”的小时计数器。如图S1-6所示。 (4）译码显示电路 译码显示电路的作用是将时分秒计数器输出的4位二进制代码翻译并显示出相应的十进制数的状态，通常译码器与显示器是配套使用的，如果选择共阴发光二极管数码显示器5011AS，则译码驱动器应选配CD4511。如图S1-7所示。 图S1-7 译码显示电路 五 芯片工作原理： 1.1 74LS191为可预置的四位二进制加/减法计数器，其管脚图如图所示： RCO 进位/借位输出端 MAX/MIN 进位/借位输出端 CTEN 计数控制端 QA-QD计数输出端 U/D计数控制端 CLK时钟输入端 LOAD异步并行置入端（低电平有效）。1.2 74LS191功能表： 2.1 74LS90功能：十进制计数器（÷2 和÷5） 原理说明：本电路是由4个主从触发器和用作除2计数器及计数周期长度为除5的3位2进制计数器所用的附加选通所组成。有选通的零复位和置9输入。为了利用本计数器的最大计数长度（十进制），可将B输入同QA输出连接，输入计数脉冲可加到输入A上，此时输出就如相应的功能表上所要求的那样。74LS90可以获得对称的十分频计数，办法是将QD输出接到A输入端，并把输入计数脉冲加到B输入端，在QA输出端处产生对称的十分频方波。2.2 74LS90功能表： 3.1 74LS92是十二分频计数集成电路： 本电路是由4个主从触发器和用作除2计数器周期长度为6的3位2进制计数器所用的附加选通所组成。也有选通的零复位输入。为了利用本计数器的最大计数长度（十二进制），可将B输入同QA输出连接，输入计数脉冲可加到输入A上，此时输出就如相应的功能表上所要求的那样。3.2 74LS92功能表： 4.1 CD4511七段码译码器： CD4511是一个用于驱动共阴极LED（数码管）显示器的BCD码—七段码译码器，特点：具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流。可直接驱动LED显示器。4.2 CD4511功能表： 5.1 74LS74边沿触发器数字电路: SD和RD接至基本RS触发器的输入端，它们分别是预置和清零端，低电平有效。当SD=0且RD=1时,不论输入端D为何种状态，都会使Q=1，Q=0，即触发器置1；当SD=1且RD=0时，触发器的状态为0,SD和RD通常又称为直接置1和置0端。我们设它们均已加入了高电平，不影响电路的工作。5.2 74LS74功能表： 六 总设计电路图： 六 实验六 心得数字钟电路实现对数字显示的广泛用于个站,码头办场所,成为活中不可少由于数字集展和石英晶广泛应用,的精度,运钟表,钟表人们生产生大的方便，扩展了钟表功能。以数的。 结果： 体会： 是采用数字时、分、秒计时装置,人家庭,车公室等公共人们日常生的必需品,成电路的发体振荡器的使得数字钟运超过老式的数字化给活带来了极而且大大地原先的报时字化为基础因此，这次课程设计制作数字钟，对我们来说有着很现实的意义。通过这次对数字钟的设计与制作，让我了解了设计电路的程序，数字钟的原理与设计理念，也让我对各种应用电路有了更深刻的了解，同时也看到了自己存在很多不足之处。在不断的选择和调试过程中，我对元器件，设备仪器有了更实际性的了解体会，自己搞不懂的地方，首先在书本上找原理自己琢磨，如果还是找不出问题所在，就和同学一起讨论研究，最终找出了问题所在。通过对电路的改进，使得自己的设计更好。在与同学共同讨论的同时，不但解决了自己的实际问题，也锻炼的相互协作的能力，并且切实体会到了合作的乐趣。 经过这次课程设计，将理论与实际相结合，把抽象的理论原理运用到实际的设计过程中，让我对理论有了更切实际的理解。不但学会了运用所学知识解决实际问题的能力，也提高了自己实际动手能力和解决困难的应变力。更重要的时通过这次课程设计让我学会了很多书本上学不到的东西，如何将所学知识付诸实践，体会到了相互协作解决问题在社会实践中的重要性。 附录 74LS90引脚图 74LS92引脚图 555引脚图 CD4511引脚图 74LS74引脚图 74LS191引脚图 74LS00 引脚图 例如, 在“十进制脉冲计数显示电路的设计与安装调试”这次任务中, 教师可事先分解为多个具体的小任务, 学生在任务的引领下, 循序渐进地完成555集成块产生脉冲、分频、发光二极管计数、译码显示、改接10进制计数、用手动控制脉冲及最后解决去抖问题这一系列由简到繁、由易到难的任务, 使学生在完成任务的过程中探究方法、拓宽思路、掌握知识, 提高学生分析问题、解决问题以及处理信息的能力。 一、课前准备, 演示分析 学生利用课余设计完成脉冲产生、分频、发光二极管计数、译码显示的印制线路板。学生利用所学资源, 展开自主分析设计, 教师针对学生制作线路板完成情况的演示, 分析总结遇到的各种问题。 二、给出任务, 学以致用 教师首先给学生提出任务, 讲述要完成任务的要求, 在前面印制线路板制作的基础上, 用一次课来完成十进制脉冲计数显示电路的设计与安装。教师通过对任务作出适当提示和演示后让学生尝试着完成。在完成任务的过程中, 教师也要适当地进行指导。 提示1:将16进制改成10进制计数显示。可分别利用图1中74LS161或CD4040集成块及相应门电路完成。 提示2:利用手动输入的开关脉冲信号进行计数和显示。手动控制给出参考电路, 分析电路改接处。学生按照下图2参考电路完成任务。 提示3:调试与测量: (1) 检查稳压电源输出电压5 V正常。 (2) 调试计数电路使其正确计数脉冲信号。 (3) 数码管能正确显示十进制计数结果。 在引导手动控制脉冲信号进行计数和显示的教学过程中, 教师创设问题情境, 逐步揭示把手动开关串联在脉冲信号输入端代替555电路, 让他们自己去尝试类似电路, 通过交流探讨, 合作完成, 为学生提供一种不同的学习体验, 尽力改变职校生厌学的状况, 使学生“乐学”、“能学”, 把“三尺讲台”变成他们表现自我才干和展示学习成果的舞台。 三、小试身手, 解决问题 学生在完成任务时发现了新问题:手动脉冲控制时数码管显示有时不按规律跳变, 从555集成块输出的是标准的脉冲, 引导到机械开关触点接触不可靠, 会产生多次抖动, 从而对其后的电路形成多次输入脉冲, 有可能引起电路输出不按规律跳变。在教师的点拨引导下, 设计一个消抖电路, 将抖动屏蔽掉。在这个过程中, 通过小组交流启发, 相互补充, 体现出学生之间的合作性, 学生讨论出可用软件写一段延时程序躲过抖动的时间;也可用硬件消除, 用RC积分电路来解决开关抖动, 再用555构成图3单稳态电路 (2脚接手动开关, 3脚接74 LS161的脉冲输入端) ;或者由RS触发器电路图4构成脉冲整形电路。教师要巧妙地激励学生形成一种积极探索的氛围来解决问题, 使学生学会比较, 学会思考, 学会表现自我, 并敢于创新。 四、回归任务, 整合知识 在完成以上几个教学任务的基础上, 让学生把实践中所获得的知识与任务联系起来, 回顾总结各个小组或个人的不同收获, 引导学生畅所欲言, 给予学生创新的空间。这既有利于加深学生对理论知识的理解和应用, 又对今后相关任务有促进作用。 本次任务中我尝试着将传统的教学模式转变为以自主参与、合作交流、分析探究的任务引导型教学。学生不再是被动的学习者, 学生思考、讨论和学习的空间还可以由课内向课外延伸。他们有机会自行设计10进制计数显示方案;有机会自行摸索解决去抖问题的途径。学生完成工作任务的过程就是不断运用理论、不断改进方法、不断合作学习的过程。当然学生在处理突发故障时应变能力还不够, 在今后的教学中要加强锻炼。 关键词:数字系统设计 教学内容 可编程逻辑器件 硬件描述语言 中图分类号:G642文献标识码:A文章编号:1674-098X(2012)01(a)-0173-01 集成电路工艺的创新进步和数字系统设计方法的演变改进给高等院校包括数字系统设计在内的电子技术类课程增添了新的内容,也给该课程的教学内容、教学方法等提出了新的挑战。针对电类专业开设的《数字系统设计》是一门以应用为导向的课程,其教学目标是让学生掌握前沿的技术、先进的设计方法,并具有一定的设计能力。该课程涉及到数字电路、数字系统设计方法、可编程逻辑器件、硬件描述语言等,内容新颖且较为综合,因而学生刚入门时难以掌握课程的重点内容。根据相关系列课程的设置、学生的认知规律以及近几年的教学实践,探索出了课程的教学重点及其内容切入点,这些教学重点强调以逻辑电路与数字系统设计为核心,围绕电路设计来串联可编程器件、硬件描述语言、数字系统设计方法等教学内容。 1 教学重点内容 《数字系统设计》是数字电子技术基础的后续课程,让学生在掌握数字电路基本概念和一般电路的基础上,进一步掌握数字系统设计的方法、途径和手段。其主要内容包括:数字系统与EDA的相关概念、可编程逻辑器件、硬件描述语言、电路元件的描述、数字系统的设计方法、开发环境与实验开发平台以及应用实例的介绍等。这些课程内容涉及面广,为了提高教与学的效果,探索总结了以下的教学重点内容,并作为教学实践中的教学切入点。 1.1 掌握基本电路 常用基本电路包括组合电路中的简单门电路、译码电路、加法器、乘法器、数字分配器、数字选择器等;时序电路中的触发器、状态机、计数器、移位寄存器、控制器等。这些基本电路构成了数字系统的基础组成部分,在进行复杂数字系统设计之前应该熟练掌握这些电路,包括电路的功能、电路的描述以及电路的应用场合等。熟练掌握这些基本电路有助于建立电路设计思想,避免高级程序设计语言(如C语言)的设计思路对采用HDL语言描述逻辑电路时的影响。此外,掌握这些基本电路后易于将这些电路灵活组合,以实现数字系统的逻辑功能。 1.2 树立电路设计思想 数字系统设计本质上是电路设计,从而要求树立电路设计的思想。 如前所述,树立电路设计思想首先需要熟练掌握一些基本的逻辑功能电路。其次,树立电路设计思想需要摒弃高级程序设计语言中通常采用的算法思维,逐步熟悉硬件描述语言的描述方式。数字系统设计强调采用硬件描述语言来对电路与系统进行描述、建模、仿真等。事实上,大多数学生在课程学习之前并不了解硬件描述语言,却较好的掌握了高级程序设计语言。因此开始学习硬件描述语言时常常将之与已经学过的高级程序设计语言做类比。这种类比严重妨碍了电路设计思想的建立,因为高级设计语言是面向问题的算法语言,而硬件描述语言则是面向电路的硬件语言。 最后,树立电路设计思想还需要转换电路设计的思路。数字系统的行为对应着算法中操作和操作的关系,操作由功能模块电路完成,而操作的关系对应着时序,它由控制电路来完成。换言之,抽象的算法最终要被转换成具体的电路。转换的方法是将电路的功能尽可能细化,直至能用基本电路来描述算法中每一个操作。同时,抽象算法转换成具体电路还充分体现了自顶向下(TOP DOWN)层次化设计的方法。 1.3 分层次描述电路 数字系统设计的过程就是从抽象到具体的过程,因此,设计和描述电路时是分层次的。然而让很多学生困惑和难以掌握的是,分层次的电路描述存在着多个角度。实际上,这些不同的描述角度对应着不同的问题求解域。理解不同角度的描述有助于全面了解并掌握问题,进一步拓展设计思路。 与分层次的电路描述相对应的是,在硬件描述语言中存在着三种描述方式:行为描述方式、结构化描述方式和寄存器传输描述方式。在教学中,孤立地讲授硬件描述语言中的描述方式是非常枯燥的,也很难被学生理解。但是如果从电路描述的层次化来阐述,不仅容易理解,而且强调了电路的特性,也符合树立电路设计的思想。 此外,分层次的电路描述遵循着从抽象到具体、从总体到细节的设计思路,这一设计思路正是自顶向下设计方法的体现。分层次描述电路事实上为自顶向下设计方法提供了实现的途径。 1.4 引入先进设计方法 现代数字系统设计在方法、对象、规模等方面已经完全不同于传统的基于固定功能的集成电路设计。现代数字系统设计采用硬件描述语言描述电路,用可编程逻辑器件来实现高达千万门的目标系统。这一过程需要也应该有先进的设计方法。 根据硬件描述语言的特性和可编程逻辑器件的结构特点以及应用的需要,在授课过程中阐述了如下的先进设计方法。为了设计复杂的控制器(时序电路),可采用基于状態机的设计方法;为了满足高速数据传输或运算的需求,可应用或设计锁相环或延时锁相环来处理时钟信号,应用可编程器件的内嵌功能单元或自行设计软核来提高数据吞吐量。 2 实验设计 为了提高教学效果,根据教学内容尤其是重点内容对实验部分设计了如下几个环节:(1)方案设计。根据给定的目标需求,将系统划分为能够用基本电路实现的模块;系统实现的方案并不唯一,需要根据性能指标进一步讨论优化的方式。(2)验证积累。通过对一些基本电路的描述与验证,积累基本电路,熟悉硬件描述语言和开发环境,领悟潜在其中的描述方式和设计方法。(3)自主设计,即独立分析和设计。自主确定方案进行设计、验证、评价。(4)应用介绍,即根据专业背景介绍在科研中的应用。 3 结语 针对《数字系统设计》课程内容新颖且庞杂的特点,探索总结了该课程的教学重点,以帮助学生克服课程入门的困难,并较快地激发起学习兴趣。同时将实践环节设计为设计、积累、设计和拓展,提高了实践效果。由于课程内容还在进一步发展,我们需要进一步探索和更新教学重点内容,进一步改进教学方法,科学设计实践教学,更好地促进学生自主设计和应用能力的培养。 参考文献 [1] 阚玲玲,张秀艳,梁洪卫.“EDA技术与应用”课程教学内容的定位与改革[J].南京:电气电子教学学报,2010. [2] 刘娅琴,林霖.EDA课程教学探索和实践[J].南京:电气电子教学学报,2010. 设计题目：数字钟设计与实现 班级： 学号： 姓名： 指导教师： 设计时间：2014年7月 摘要： 钟表作为一种定时工具被广泛的使用在生产生活的各方面。人类最初依靠太阳的角度来进行定时，所以受天气的影响比较大，为了克服依靠自然现象定时的缺点人们发明的机器钟表，电子钟表一系列的定时工具。自改革开放以来我国科技得以高速发展，尤其是电子技术的飞速发展。各种各样的电器器材凭空而出。 数字钟是一种用数字电路实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的应用。钟表的数字化给人们生产生活带来了极大的方便，诸如定时报警，按时自动打铃，时间程序自动控制，定时启闭路灯等等，所有这些都是以数字钟为基础的。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。数字电子钟由以下几部分组成：分频器、脉冲发生器、校正电路、60进制的秒、分计数器和24进制的时计数器以及分、时、秒的7段共阴译码显示部分，能够完成显示时间、调整时间、整点报时等基本功能。 关键词：整点报时、译码显示、校时 目录 1.概述 1 2.课程设计任务及要求 设计任务 3 设计要求 3.理论设计 方案论证 3 系统设计 结构框图及说明 4 系统原理图及工作原理单元电路设计 震荡电路 6 分频电路 7 计数电路 8 校时电路 10 译码显示电路 12 整点报时系统 13 4.软件仿真 4.1 仿真电路图 15 仿真过程 15 仿真结果 16 5.结论 6.使用仪器设备清单 7.参考文献 8.收获、体会和建议 3 19 2.1 2.2 3.1 3.2 3.2.1 3.2.2 5 3.3 3.3.1 3.3.2 3.3.3 3.3.4 3.3.5 3.3.6 4.2 4.2 20 2.课程设计及要求 2.1设计任务 试设计一个数字电子钟，译码显示电路将“时”、“分”、“秒”计数器的输出状态经七段显示译码器译码，通过LED七段显示器显示出来，并且具有校时、校分、整点报时功能，能够显示23h59m59s，归零后重新开始。 2.1设计要求 独立完成系统的原理设计。说明系统实现的功能，应达到技术指标，进行方案论证，确定设计方案。画出电路图，说明各部分电路的工作原理，初步选定所使用的各种器件的主要参数及型号，列出元器件明细表。系统中包含的中小规模集成电路的种类至少在六种以上。根据理论设计用multisim 7在计算机上进行仿真。验证所设计方案的正确性。 3.理论设计 3.1方案论证 分和秒计时需要六十进制计数器，“时”需要二十四进制计数器，用74LS161和74LS160均可实现六十进制和二十四进制计数器。译码显示电路将“时”、“分”、“秒”计数器的输出状态经七段显示译码器译码，通过LED七段显示器显示出来。整点报时电路是根据计时系统的输出状态产生一个脉冲信号，然后去触发触发器 实现报时。校时电路是通过改变时计数器和分计数器的输入脉冲来实现校时功能，新的脉冲由脉冲发生器和分频器发出。 3.2系统设计 3.2.1结构框图及说明 原理框图如图3-1所示 图3-1 工作时，555构成的多谐振荡器产生稳定的秒脉冲信号并送入计时电路，当秒计数器满60秒时输出秒进位脉冲，送入分计数器，当计分器满60分时，输出分进位脉冲送入时电路计数，当计时电路满24时时，时、分、秒计数器同时清零。校时电路分别控制对时和分的校正。根据计时电路的输出状态，整点报时电路在 每个整点都会显示十秒的提示。 3.2.2 系统原理图及工作原理 系统具体电路连接情况如图3-2 图3-2 3.3单元电路设计 3.3.1震荡电路 图3-3-1 555构成的多谐振荡器 电路图如图3-3-1所示，由555定时器、电容和电阻组成震荡电路，产生秒脉冲信号。 555定时器与RC组成的系统接通电源后，电容C1被充电，vc上升，当vc上升到大于2/3VCC时，触发器被复位，放电管T导通，此时v0为低电平，电容C1通过R2和T放电，使vc下降。当vc下降到小于1/3VCC时，触发器被复位，v0翻转为高电平。电容器C1放电结束，所需时间为： T1=0.7R2C 当C1放电结束时，T截止，VCC将通过R1、R2向电容器C1充电，vc由1/3VCC上升到2/3VCC所需的时间为： T2=0.7（R1+R2）C 当vc上升到2/3VCC时，触发器又被复位发生翻转，如此周而复始，在输出端就得到一个周期性的方波，其频率为：1.43/（R1+2R2）C 本设计中频率可通过以上公式计算出来，f=1Hz 3.3.2分频电路 分频器能将高频脉冲变换为低频脉冲，它可由触发器以及计数器来完成由于一个触发器就是一个二分频，N个触发器就是2n个分频器。如果用计数器做分频器，就要按进制数进行分频。例如十进制计数器计是十分频器。分频器的功能主要有两个：一个是产生标准秒脉冲信号；二是提供功能扩展电路所需要的信号。 本设计中，需要对1kHz分频，等到校时脉冲。其电路图如图3-3-2所示 图3-3-2 分频电路 从图3-3-2可以看出，由信号发生器的1000Hz高频信号从U20的14端输入，经过3片74LS90的三级1/10分频，就能从U21的11端输出得到标准的秒脉冲信号，用于校时脉冲。 3.3.3计数电路 “时”计数器要用到二十四进制计数器，“分”、“秒”计数器要用到六十进制计数器，这里采用74160和74161构成二十四进制计数器和六十进制计数器。 74161和74160的功能表如图3-3-3和3-3-4所示，8 图3-3-3 图3-3-4 六十进制计数器的电路连接如图3-3-5 9 图3-3-5六十进制计数器 74160的时钟输入端连接秒输入信号，将它的进位输出信号与74161的时钟输入端连接，每过十秒，74160就向74161发出一个时钟信号，通过与非门和74161的同步清零端Ld，将74161改成六进制计数器，从而整体构成了六十进制计数器。 二十四进制计数器连接如图3-3-6所示 图3-3-6二十四进制计数器 将74160和74161的异步清零端Cr与与非门的输出端连接，每当计数到二十四就异步清零，完成二十四进制计数。 3.3.4校时电路 当时钟指示的时间与实际时间不符的时候，就需要校时电路来对时钟显示的时间进行调整。 图3-3-7校时电路原理图 校时电路的基本原理如图3-3-7所示，通过一个单刀双掷开关控制接入“时”计数电路的脉冲信号。若要校时，将校时脉冲信号引入“时”计数器，让其快速计数，在时计数器显示到需要的数字后再切掉校时信号，引入正常脉冲信号，完成校时功能。校分的原理和校时一样。 校时电路的连接情况如图3-3-8所示 图3-3-8校时电路连接 3.3.5译码显示电路 译码驱动电路是将“秒”、“分”、“时”计数器输出的8421BCD码进行编 12 译，转换为数码管需要的逻辑状态。若将秒、分、时计数器的每位输出分别于相应七段译码器的输出端连接，在脉冲的作用下便可进行不同的数字显示。 图3-3-9 7448的逻辑图 图3-3-10 7448的真值表 译码显示电路在仿真中的连接情况如图3-3-11 图3-3-11 3.3.6整点报时系统 整点报时电路设计为每当是整时前十秒的时候，提示灯点亮，持续十秒，当提示灯熄灭时正好是整点，每隔一个小时提示一次。因为整点报时电路未涉及到“时”，所以只与“分”“秒”计时器有关。 记“秒”个位计数器输出端为A1、A2、A3、A4，“秒”十位计数器输出端为B1、B2、B3、B4,“分”个位输出端为C1、C2、C3、C4，“分”十位输出端为D1、D2、D3、D4，当需要整点报时的时候，D1D2D3D4=0101，C1C2C3C4=1001，B1B2B3B4=0101，只有秒个位正常计数。 D2D4C1C4B2B4 图3-3-12 图3-3-13 4.软件仿真 4.1仿真电路图 4.2仿真过程 按下仿真开始开关，观测时钟是否正常计时。键盘上的A和B分别控制着校时和校分，按下A开始校时，再次按下，校时停止；按下B开始校分，再次按下，校分停止。让钟表计时到整点，观测整点指示灯是否点亮。 4.3仿真结果 按下仿真开关后，数字钟可以正常计时，从左至右依次是“时”十位，“时”个位，“分”十位，“分”个位，“秒”十位，“秒”个位。 按下校时开关和校分开关后，可以正常校时和校分。 每当到整点时间前十秒的时候，左下角的指示灯会亮起，十秒后熄灭。 时钟计时到23点59分59秒后，会全部清零，重新开始新的一天。 5.结论 通过本次设计，使我对已学过的电路、数电、模电等电子技术的知识有了更深一步的了解，锻炼和培养了自己利用已学知识来分析和解决实际问题的能力。对自己以后的学习和工作有很大的帮助。虽然，在本设计中所用的方案不 19 是最好的，但我想其中的原理是最基本的；虽然其中可能出现的误差会计较大些，但是是最经济的和实用的。我相信以后我会设计出更加合理的方案。 6.使用仪器设备清单 1.555定时器 2.74LS160 3.74LS161 4.7段译码显示器 5.脉冲发生器 6.74LS90 7.74LS30 8.7400 9.单刀双掷开关 10.小灯泡 7.参考文献 1.马学文，李景宏.电子技术实验教程.北京：科学出版社.2013 2.李景宏，王永军编著.数字逻辑与数字系统.北京：电子工业出版社，2012 3.高吉祥，易凡编著.电子技术基础实验与课程设计.北京：电子工业出版社，2002 8.收获、体会和建议 通过这次课程设计，我对数字电子技术的理论知识的理解更加深刻，对时序电路的设计步骤也更加熟悉。经过这次数字电子电路的课程设计，我的数电知识得到巩固，并且有了一定程度的提高，对数字钟的工作原理有了比较深刻的理解，对数字电子设计的过程及其涉及的工具有更深入的认识。此次设计立足于电子技术的实际运用，不断实践，调试的流程，使我深刻的体会到了在学习我们专业的过程中理论与实践相结合的重要性，同时也解决了以前学习比较模糊的专业知识点，使自己掌握的专业知识更加结构化、系统化。 学院：核工程技术学院 专业：核技术 学号：09026103 姓名:史镇玮 作者（签名）： 完成日期：2011年6月日 【课题名称】 光控计数器 【内容摘要】 利用光线的通断来统计数目的光控计数器。其主要系统组成为：光电转换模块、整形模块、时序控制模块、计数译码模块和显示模块，通过对光电的转换，由时序逻辑电路控制，达到自动计数的功能。【设计内容及要求】 本设计主要是利用光线的通断来统计计数。要求设计两路光控电路，根据光控电路产生触发脉冲的先后顺序，来判断计数器进行加或减计数，要求计数器的最大计数容量为99，用数码管显示数字，并设置手动复位。【设计原理】 1工作原理 首先由光控电路将接收的光信号转换为电信号，经由555定时器组成的施密特触发器整形和555定时器组成的单稳态触发器触发脉冲，输出计数脉冲信号。再通过计数器和译码器，在数码显示管上显示数目的增加或减少，实现自动计数的功能。2.整个系统组成 整个系统由五个部分组成：光控电路、触发脉冲、加减计数、显示译码和数码显示，其工作原理框图如下： 3.电路图（见附录）【单元电路设计及原理】 1.光电转换电路 光电转换电路用于将光信号转换为系统所需的电信号。由于需要进行数目的加和减的运算，此部分需要两个相同的光控电路。每个电路的组成为：一个施密特触发器和单稳态触发器。 当光敏电阻处于光照时，电阻阻值较低，单稳态输出低电平。当遮住第一光敏电阻光时，电阻升高，单稳态触发器输出高，进入暂稳态，维持1.1s 施密特触发器： 一个555定时器芯片、R1、RG（光敏电阻），当RG有光照时，电阻下降。随之，TH端电压下降，输出端3口输出高电平。反之，RG弱光时，电阻升高，TH端电压升高，3输出低电平。单稳态触发器： 用555芯片构成单稳触发器，每次触发产生一个1s左右的方波脉冲。当从施密特触发器3输出，单稳态触发器2（TR）输入高电平，3端立刻输出低电平。随之，当2输入低电平，3随即输出高电平。然而，当2马上输入高电平时，3输出将维持一段时间，进入暂稳态。 维持时间：Tw=RC ln3 = 1.1s 2、时序控制电路 时序控制电路在本课题中主要用于判断计数的增加或是减少，在此选用了一个双D触发器74LS74、74LS00芯片来实现。74LS74双D触发器，用于和其它芯片一起构成时序逻辑电路。由于74LS74是上升边沿触发的边沿D触发器，电路结构是维特—阻塞型的，所以又称维特—阻塞触发器。它要求控制端D的信号应超前CP脉冲上升边沿2Tpd1时间建立，并要求在CP脉冲触发边沿到来后继续维持1Tpd1时间（此处的Tpd1是TTL门的平均传输延迟时间） 当上端3输出由低到高的电平，高电平维持1.1s，在其维持的时间段中，给下端3输入一由低到高的电平，给D触发器CP一上升沿。这是，D触发器工作 Q′=D′=0，同时两与非门的输出由低到高变化，给了下一模块一上升沿。 3、计数和译码和显示部分 计数部分由两片74LS191异步级联而成。译码部分是由两片74LS47来完成，显示部分是由两个共阴极LED数码显示管。用于接收计数脉冲信号并将其转化成单独的信号输出并显示。74LS191 74LS191是集成4位同步二进制加减计数器，可执行十六进制加减法计数及异步置数功能。可通过外电路连接构成其他进制的计数器，本课题连接成十进制计数器。 当14(CP)来上升沿时，191(1)开始计数，分为两种情况，U′/D输入为0，则进行加法计数，U′/D输入为1时，进行减法计数。 同时，2和7接与非门，输出端接置数端LD′和191(2)CP，191(1)的2和7输出1时，(2)CP为0，下一状态为1，上升沿到，进位计数。74LS47和数码管 两个译码器和两个数码管来完成，用于接收计数脉冲信号并将其转化成单独的信号输出并显示。当47译码器3端接地，数码管全部显示。【参数计数及器件选择】 1.测量光敏电阻在无光和有光时电阻。第一个，有光，Rg=5.34KΩ，无光时，Rg=29.8KΩ。第二个，有光，Rg=6.1KΩ，无光时，Rg=34.5KΩ。根据1/3Rg(无光)≤R1≤2/3Rg(有光)，选择R1=R3=10KΩ 2.对数码管检测。将数码显示管的的3端接地，用高电平依次接到除8以外的其他端，发现无任何显示。说明使用的是共阳极数码显示管，应在3脚或8脚加电源（中间接限流电阻）。经再次测试，数码管显示正常。【组装与调试】 整个电路分为三个模块进行组装调试，分析。 1、施密特触发器与单稳态触发器的调试 按图接好电路，R1选择10KΩ，接通电源，将3端接到发光二极管。这时，二极管正常发光。当对光敏电阻进行遮光处理，二极管为暗。第二个触发器的调试，同上述操作，R3为10KΩ。 当施密特触发器正常工作时，在检测单稳态触发器。此时二极管接到3端，二极管为暗。当对光敏电阻进行遮光处理，二极管正常发光，照光后，持续1.1s。表示单稳态触发器调试良好。第二块单稳态触发器，同上述操作。 2、双D触发器与与非门测试 D触发器的1、4端输入高电平信号，检测Q`=D`。与非门按有“0必出1，11为零”的原则检测。检测完成后，将其接入电路。 3、计数和译码和显示部分 按图连好电路，将第一片191芯片14端输入单脉冲，观察数码管显示结果，当5端输入高电平时为减法，5端输入低电平时为加法，数码管正常计数，说明电路正常。调试完成后，按图将其接入总电路。【报错分析】 1、计数部分调试时，发现只有第一个数码管计数，而第二个数码管停止不计。经检测，第二个74LS191芯片没有脉冲输入。由此判断，与非门74LS00芯片，出现问题。更换后，计数正常。 2.电路连接完成后，只能做减法而不做加法。经调试，发现74LS74芯片出现问题。更换后，计数正常。 3.更换74LS74后，发现计数紊乱。与电路图对照后，发现，没有将74LS74的1、4端接到高电平。【实验结果】 整个模块进行调试，对第一模块RG遮光，马上对第二个RG遮光处理，数码显示管按预期的进行1次加法运算。但对第二块RG遮光，马上对第一块RG遮光，则进行2次减法运算。【应用及评估】 现今人们在生活、学习和工作中，经常需要对某种物品进行数量统计。如进出房间的人数统计。常规的机械计数和人工计数不仅麻烦，而且极为浪费时间和资源。在学习了脉冲数字电路的基础上，本课题所设计的一种利用光线的通断来统计数目的光控计数器，用一种较为简单的设计解决了这一现实问题。而且此产品简单方便，非常易于用于实际生活中,有教高的实用价值。【所需元器件】 试验箱（含面包板） 1块 555定时器4片 74LS74 1片 74LS00 1片 74LS1912片 74LS47 2片 数码管 2个 电阻：10K欧姆4个 1K欧姆 2个 电容：100µF 2个 0.01µF 4个 【心得体会】 经过两天的实验，使得在课堂上学习的知识得到巩固，同时增加了对电路的分析，连接，调试，错误分析等能力，思维得到了进一步的升华。1）做课程设计同时也是对课本知识的巩固和加强，由于课本上的知识太多，平时课间的学习并不能很好的理解和运用各个元件的功能，在这次课程设计过程中，我们了解了很多元件的功能，并且对于其在电路中的使用有了更多的认识。 2）通过动手实践让我们对各个元件映象深刻。认识来源于实践，实践是认识的动力和最终目的，实践是检验真理的唯一标准。 3）调试过程是痛苦的，调试电路是需要非常强的理论作为基础的，但也是最能提升能力的部分，只有通过亲自调试电路，发现电路存在的问题，思考产生的原因，并想办法解决问题，才能加深对自己设计电路的认识。4）此次课程设计，学到了很多课内学不到的东西，比如独立思考解决问题，出现差错的随机应变，能静下心来，不烦躁去解决问题等都受益非浅。在整个课程设计当中，深刻体会到设计一个电路的难度。虽然已经有设计总电路图，但实验过程中并不是一帆风顺的，期间遇到过好多问题。但最终通过自己的能力得以解决。当看到自己的成果时，发现其实课程设计是很有意思的。我们需要认真的去体会实验给我们带来的乐趣。总之，此次课程设计实验，使我受益匪浅。【参考文献】 1.阎石.《数字电子技术基础》.高等教育出版社.2.管小明.《数字电子技术基础实验与课程设计》.电子与机械工程学院机电基础教学部 附录 题目：数字电子钟课程设计 系 别 电气工程系 专业班级 电气班 学生姓名 指导教师 提交日期 2011年X月X日 一、设计目的3 二、设计要求和设计指标 三、设计内容 3.1方案设计与选择 3.2原理设计和功能描述 3.2.1数字计时器的设计思想 3.2.2数字电子钟总体框架图 3.3单元电路的设计 3.3.1数字电子钟原理效果图 3.3.2晶体振荡器电路 3.3.3分频器电路 3.3.4时间计数器电路 3.3.5数码管 3.3.6扬声器 3.4元器件清单 3.4.1数字电子钟仿真 四、本设计改进建议 五、感想 六、主要参考文献 附录 一、设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。 因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。 二、设计要求和设计指标 1、设计一个能显示时、分、秒的数字钟，显示时间从00：00：00到23：59：592、设计的电路包括产生时基信号，时、分、秒的计时电路，显示电路。 3、扩展功能：能实现校时、教分、教秒；整点报时。 三、设计内容 3.1方案设计与选择 数字电子技术的复杂性和灵活性决定了数字电子钟的设计方案有多种，如下是我总结的部分方案。 方案一： 脉冲信号源的选择。用555定时器制作的多谐振荡器，信号发生器，脉冲芯片等方式都可以作为脉冲信号源，在此我选择的是多谐振荡器，主要考虑的是它的易于制作和很好的稳定性。 方案二： 时分秒计数器的选择。时分秒计数器的选择同样有多种，74160N和74161N都是不错的选择，74LS160和 74LS161,74LS190和74LS191等等也都可以，考虑到其简单易用和作为课本上重点内容在此我们选择的是74160N。 方案三： 译码显示器的选择。DCD_HEX或7448加上SEVEN_SEG_COM_K等也是多种方案，这里我选择的是DCD_HEX。 3.2原理设计和功能描述 3.2.1数字计时器的设计思想 要想构成数字钟，首先应选择一个脉冲源——能自动地产生稳定的标准时间脉冲信号。而脉冲源产生的脉冲信号地频率较高，因此，需要进行分频，使得高频脉冲信号变成适合于计时的低频脉冲信号，即“秒脉冲信号”（频率为1Hz）。经过分频器输出的秒脉冲信号到计数器中进行计数。由于计时的规律是：60秒=1分，60分=1小时，24小时=1天，就需要分别设计60进制，24进制计数器，并发出驱动信号。各计数器输出信号经译码器、驱动器到数字显示器，是“时”、“分”、“秒”得以数字显示出来。 3.2.2数字电子钟总体框架图 图2-2 3.3单元电路的设计 3.3.1数字电子钟原理效果图 图2-3-1 3.3.2晶体振荡器电路 晶体振荡器是电子钟的核心，晶体振荡器设计的质量直接影响了整个电的好坏。这里我用555定时器制作了一个多谐振荡器。 其中R1=57.72 kΩ,R1=115.4 kΩ,C=100nF,Cf=10nF,f=1/0.7(Rw+2R)C=1/[0.7(57.72+2*115.4)*103*100*10-9]≈50Hz。 其产生的频率为50Hz,然后经过整形、分频获得1Hz的秒脉冲。如图： 图2-3-2 3.3.3分频器电路 分频器是由两个74160N组成的50进制计数器。则输出端的频率则是将原来的50Hz分成1Hz的频率输出，实现分频效果。 图2-3-3 3.3.4时间计数器电路 时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器、时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，时个位和时十位计数器为24进制计数器，其原理图如下： 图2-3-4 3.3.5数码管 数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为LED数码管DCD_HEX，其已内含译码器功能，所以不用再另加译码器。 图2-3-5 3.3.6扬声器 该扬声器的额定频率为200Hz，额定电压为3V，额定电流为0.05A。 图2-3-6 3.4元器件清单 元件名称 数量(个) DCD_HEX 74160N 555_VIRTUAL 4049BT_5V 74LS00D 57.72kΩ电阻 115.4kΩ电阻 5V直流电源 BUZZER 100nF电容 10nF电容 导线 若干 表2-4 3.4.1数字电子钟仿真 下图为仿真结果，仿真开始时，多谐振荡器产生50Hz的正弦脉冲信号，然后经过分频器后其输出的频率变为1Hz。计数器接收到脉冲信号后开始计数，计数结果显示在数码管上。当分秒计数器达到59分59秒，然后再来一个脉冲信号时扬声器开始发声，也就是整点报时。下面为其中的一张仿真图。 图3-1 四、本设计改进建议 1、应选用石英晶体振荡器，为了简化电路分频选用CD4040。 2、本设计校时电路是将各个位上的使能端引出接一个单刀双掷开关，一端（1端）接低位的进位信号，另一端（2端）接校时电路。校正某位上的时间时，可以将相应位的开关接到2端，通过拨动校时电路就能实现校时功能。 3、没有校时电路。 五、感想 （1） 布局设计：要先根据主体电路图和扩展电路图想象各个元件的分布位置，哪块电路板该放哪些元件，如何最大限度利用电路板的空间，怎么样才能使走线明朗、简洁。 （2） 布线工艺：一开始看到电线像蜘蛛网一样，密密麻麻的，非常难看懂和检查，后来看了预先设计的线路，而且用各种颜色的导线区分，显得明朗清晰。 （3） 课题核心及使用价值：该课题用一个生活中的实力展示了振荡电路、计数电路、译码电路的作用与衔接过程，揭示了电子钟内部电路图及其各部分的作用。我们通过此课题，结合上学期学习的模拟电子、数字电子技术的理论课知识，可以系统地学习电子设计与测试的流程、方法、原理，为我们以后设计更加专业、复杂的集成电路打下雄厚的基础。 六、主要参考文献 [1] 清华大学电子学教研组编，童诗白、华成英主编：《 模拟电子技术基础 》 [ M ] .（第四版）.北京：高等教育出版社,2006.5（2009重印） [2]华中工学院电子学教研室编，康华光主编：《电子 基础——数字部分》 [M] .（第四版）.北京:高等教育出版社，1988年 [3] 清华大学电子学教研组编，阎 石主编：《 数学电子技术基础 》 [M] .（第五版).北京：高等教育出版社，2006.5（2008年重印） [4]辽宁工程技术大学电工与电子技术实验中心组编，马玉芳、朴忠学、张国军主编：《 电子技术实验指导书 》，2010.3 [5]朱清慧、张凤蕊、翟天蒿、王志奎编著：《 Proteus教程——电子线路设计、制版与仿真 》 [M] .北京：清华大学教育出版社，2008.9 [6]熊幸明主编：《电子电工技能训练》 [M].北京:电子工业出版社，2005年 华nan理工大学guang州学院 朱安烟 （安阳师范学院 物电学院, 河南 安阳 455002） 摘要：时钟相比具有更高的准确性和直观性 因此得到了更加广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中 本设计采用六位LED 24小时计时方式根据数码管动态显示原理来进行显示。用晶振产生振荡脉加以分频得到所需的钟表秒脉冲,利用纯数字电路，实现数字电子时钟功能,时间重置功能。此次数字钟的理图设计，PCB图的制作主要是基于altium designer软件，利用proteus7.7软件进行仿真，最终本设计实现24小时的时钟计时、时间重置功能。 关键词：LED数码管 时序电路 逻辑电路 时钟 校时引言 仅向。方案论证： 2.1方案一 由于是数字钟的设计，可以用单片机AT89C51来实现计数功能，相对于纯数字电路来讲它具有功耗低、体积小、使用方便等优点。但在大二下半学期初期，对单片机方面的内容知识还不够完善，加上用单片机为核心来做数字钟还需做编程，对自身来说又是一难点。不过此法可以待以后，学习知识完善后再考虑。 2.2 方案二 继而考虑到用原先学过的纯数字电路来做，以74Ls160来做为计数的芯片，用六片分别实现 数字钟的小时、分、秒、的计数，并用晶振加以分频产生数字钟所需的秒脉冲。 从以上两种方案，很容易看出，采用方案二，用此法做即可以复习回顾早期学习的数电模电知识，又避免了单片机知识不足的问题，故用此法。结果与讨论 3.1.1数字钟主要计数芯片为74ls160其引脚图如下： 这种同步可预置十进计数器是由四个D型触发器和若干个门电路构成，内部有超前进位，具有计数、置数、禁止、直接（异步）清零等功能。对所有触发器同时加上时钟，使得当计数使能输入和内部门发出指令时输出变化彼此协调一致而实现同步工作。这种工作方式消除了非同步（脉冲时钟）计数器中常有的输出计数尖峰。缓冲时钟输入将在时钟输入上升沿触发四个触发器。这种计数器是可全编程的，即输出可预置到任何电平。当预置是同步时，在置数输入上将建立一低电平，禁止计数，并在下一个时钟之后不管使能输入是何电平，输出都与建立数据一致。清除是异步的（直接清零），不管时钟输入、置数输入、使能输入为何电平，清除输入端的低电平把所有四个触发器的输出直接置为低电平。超前进位电路无须另加门，即可级联出n位同步应用的计数器。它是借助于两个计数使能输入和一个动态进位输出来实现的。两个计数使能输入（ENP和ENT）计数时必须是高电平，且输入ENT必须正反馈，以便使能动态进位输出。因而被使能的动态进位输出将产生一个高电平输出脉冲，其宽度近似等于QA输出高电平。此高电平溢出进位脉冲可用来使能其后的各个串联级。使能ENP和ENT输入的跳变不受时钟输入的影响。电路有全独立的时钟电路。改变工作模式的控制输入（使能ENP、ENT或清零）纵使发生变化，直到时钟发生为止，都没有什么影响。计数器的功能（不管使能、不使能、置数或计数）完全由稳态建立时间和保持时间所要求的条件来决定。 管脚说明： CLR:清零复位端 当输入为低电平时有效 CLK：时钟信号接收端 A~D:读入 QA~QD:输出 ENT、ENP置一时芯片正常工作 LOAD:置数端 RCO：信号输出端 GND：接地 Vcc：接高 工作方式： 3.1.2 7段LED数码管 3.1.3 32.768KHZ晶振 32.768KHZ是一个标准的频率，晶振频率的应用主要有以下几个方面的参数：尺寸、负载电容、频率偏差、应用范围。按尺寸外形来分主要分为插件和贴片的；插件的主要有2* 6、3* 8、49s 等，贴片的就有很多种了，跟据各公司的设计可的型号有很多，例如：日本KDS晶振就有49SMD、DST310S、SM—14J、DST520、DST410S等。 3.1.4 CD4060分频器 CD4060由一振荡器和14级二进制串行计数器位组成，振荡器的结构可以是RC或晶振电路，CR为高电平时，计数器清零且振荡器使用无效。所有的计数器位均为主从触发器。在CP1(和CP0)的下降沿计数器以二进制进行计数。在时钟脉冲线上使用斯密特触发器对时钟上升和下降时间无限制 引脚功能： /CP1：时钟输入端 /CP0：时钟输出端 /CP0：反相时钟输出端 Q4~Q10，Q12~Q14：计数器输出端 /Q14：第14级计数器反相输出端 VDD：电源正 VSS：电源负 CR：清零端 3.1.5 74ls48 功能介绍： 74LS48除了有实现7段显示译码器基本功能的输入（DCBA）和输出（Ya～Yg）端外，7448还引入了灯测试输入端（LT）和动态灭零输入端（RBI），以及既有输入功能又有输出功能的消隐输入/动态灭零输出（BI/RBO）端。 由7448真值表可获知7448所具有的逻辑功能： （1）7段译码功能（LT=1，RBI=1） 在灯测试输入端（LT）和动态灭零输入端（RBI）都接无效电平时，输入DCBA经7448译码，输出高电平有效的7段字符显示器的驱动信号，显示相应字符。除DCBA = 0000外，RBI也可以接低电平，见表1中1～16行。 （2）消隐功能（BI=0） 此时BI/RBO端作为输入端，该端输入低电平信号时，表1倒数第3行，无论LT 和RBI输入什么电平信号，不管输入DCBA为什么状态，输出全为“0”，7段显示器熄灭。该功能主要用于多显示器的动态显示。 （3）灯测试功能（LT = 0） 此时BI/RBO端作为输出端，端输入低电平信号时，表1最后一行，与 及DCBA输入无关，输出全为“1”，显示器7个字段都点亮。该功能用于7段显示器测试，判别是否有损坏的字段。 （4）动态灭零功能（LT=1，RBI=1） 此时BI/RBO端也作为输出端，LT 端输入高电平信号，RBI 端输入低电平信号，若此时DCBA = 0000，表1倒数第2行，输出全为“0”，显示器熄灭，不显示这个零。DCBA≠0，则对显示无影响。该功能主要用于多个7段显示器同时显示时熄灭高位的零。 3.2 原理设计 整体电路设计方案： 3.2.1 振荡电路设计 振荡电路由振荡器产生的脉冲，振荡器是数字钟的核心。振荡器的稳定度及频率的精度决定了数字钟的精确程度，次处有555定时器和晶振两种产生秒脉冲的方法：555振荡器做振荡源一般用于精确度要求不高的场合，由门电路组成的多谐振荡器的振荡周期不仅与时间常数RC有关，而且还取决于门电路的阈值电压VTH，由于VTH容易受到温度、电源电压及干扰的影响，因此频率稳定性较差，只能用于对频率稳定性要求不高的场合。考虑到振荡频率的精确度与稳定性固采用晶振做为振荡源来实现振荡电路，得时钟脉冲更稳定，时间走的更准37.268KHz晶振 通过cd4060分频器进行十四分频得到0.5s的脉冲信号，再进行一个SN74LS74进行二分频得到所需的秒脉冲信号： 3.2.2 校时电路设计 根据电路设计所知需要在分处和小时处需要校时，分别在分和时个位向十位进位处各加一开关，另一端接地并且在与地之间接100pf电容为防止按键抖动。 电路设计如下： 当开关处于自然位置时分十位clk端所接为高电平，当开关按下时则引入一低电平实其clk端有一个下降沿脉冲接入，使其产生了校时功能。 3.2.3显示电路设计 显示电路是用74ls48驱动七段共阴数码管来作为时钟显示器。 电路设计如下： 3.2.4 计时电路设计 数字钟的秒和分位都是从0到60循环计数的，所以可以用用异步清零法设计60进制计数器作为秒和分的计数器。用异步置数法设计小时所用的24进制计数器。秒、分位设计电路如下： 3.3 程序调试过程 在板子焊接好以后通上5V电源发现六Led灯只有三个能完整亮出来，其余的都不亮或是亮的不全，而且秒位不走，校时按键不管用。问题很多。 开始调试： 1、首先调试的是秒位为何不走，先测晶振石否起振，测量后发现晶振正常起振，然后从74ls160的clk端用示波器测试一下没有脉冲信号输入，则找74ls74的输出口也无脉冲，以次往前推，最后测量出从74ls74输入端有正确的脉冲输入，输出端却无脉冲输出。观察后没有连接错误，故用万用表测vcc.end端都有正确的电平接入，再测量两点间是否有漏焊现象，最后测出一处漏焊点使D端与Q端没有接通。重新焊接后秒位正常计时。 2、秒位正常计时，但向秒的十位进位时总是显示从8到19，查阅资料可知，在第一个160芯片到第二个160芯片中缺一个非门，充当延时作用，使个位计数到9再来一个脉冲下计数时再向前进位。加上非门进位正常了。 3、秒位向分位进位正常，但校时按键不能用，且分位向十分位不能进位，通过观察焊接对比原理图与pcb图后发现，开关接地的一端弄反了，应是开关与接电容端相侧对着的端接地。这个错误导致开关不能用，亦使分的十位端的74ls160芯片clk段一直接了地，故不能使其正常进位。修改过后则可以正常进位，且两开关都能用了。 4、显示小时位的第一个数码管一直不亮，通过测量发现led数码管没有烧坏，能正常工作，通过对比PCB图观察没有焊接错误，用万用表测量则发现驱动次led的74ls48管没有正常接地，连接跳线处有一虚焊，重新焊接后恢复正常。 5、但分向小时不能进位，由示波器观察发现74ls160芯片clk端无脉冲输入，但十分位有脉冲输出，且导线也导通了，就观察原理图发现原理图一处错误，分向时进位时是分满60向前进一个脉冲，故分的TC端不用再接到时的CLK端了。找到错误后用镊子将板上的铜线划段，则正常进位了。 6、小时进位正常但显示的不是24进制，显示的是44进制，则推测可能是跳线连接错误，将显示小时的十位 74ls160芯片接B端连接成接C端了，故使其显示44进制，通过观察、对比pcb图，最后发现果然如此。修改过后小时为正常24进制了。 7、最后一个数码管有三段老是不亮，观察连接没有错误，测量焊接也正常，最后用万用表测量发现芯片没有问题，那三段不亮的数码管烧了。 8、调试好后在后来的观察中发现从秒向分进位时有时一下进两位，自己找不出来原因。问过老师后，老师说是由于防抖电容所致。尝试着将电容先划断试了一下就没有那种情况了。但此时校时开关由于抖动缘故，按一下有时跳3、4个位，校时不稳定了。结论 此数字钟相对于机械钟来说有低功耗，高精度，数字化显示和不易损坏等特点。符合人们日常家居及办公对钟表的要求，可以作为家居、办公等用表。 参考文献 [1] 佘新平数学电子技术基础 华中科技大学出版社 2009年 [2] 许树玲 丁电宽 王晋 电子技术及实验 内蒙古大学出版社2005年 [3] 佘新平数字电路设计·仿真·测试 华中大学出版社 2010年 电子时钟课程 设计报告 班级：文通 0741 姓名：*** 学号：2007905121** 共 页 第页 电子时钟课程设计 多功能数字钟课程设计报告 一、课程设计题目: 多功能数字钟 二、实验目的： ☆ 了解多功能数字电子钟的工作原理。☆ 学习数字系统设计中自顶向下的设计方法。☆ 加深利用EDA技术实现数字系统的理解。 三、课程设计任务和基本要求: ☆ 设计任务 采用中规模集成电路设计一台可以显示时、分、秒的数字钟。☆ 基本要求 1、能够正确的连线及下载。 2、能够完成以秒为最小及时单位的时钟设计。 3、设计完成后的时钟能够正常调整时、分、秒。 三、课程设计题目分析: ☆ 设计要点 ●设计一个精确的秒脉冲信号产生电路 ●设计60进制、24进制计数器 ●设计译码显示电路 ●设计整点报时电路 ☆ 工作原理 数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用555构成的振荡器加分频器来实现。将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可以实现一天24h的累计。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通过六位LED显示器显示出来。整点报时电路是根据计时系统的输出状态产生一个脉冲信号，然后去触发音频发生器实现报时。校时电路是来对“时、分、秒”显示数字进行校对调整。其数字电子钟系统框图如下: 四、课程设计的电路设计部分: 共 页 第页 电子时钟课程设计 ☆ 秒、分、时计时器电路设计 秒、分计数器为60进制计数器，小时计数器为24进制计数器。实现这两种模数的计数器采用中规模集成计数器74LS90构成。 ● 60进制计数器 由74162构成的60进制计数器，将一片74162设计成10进制加法计数器，另一片设置6进制加法计数器。两片74LS90按反馈清零法串接而成。秒计数器的十位和个位，输出脉冲除用作自身清零外，同时还作为分计数器的输入脉冲CP1。下图电路即可作为秒计数器，也可作为分计数器。 进 制 计 数 器 ● 24进制计数器 由74162构成的二十进制计数器，将一片74162设计成4进制加法计数器，另一片设置2进制加法计数器。既个位计数状态为Qd Qc Qb Qa = 0100十位计数状态为Qd Qc Qb Qa = 0010时，要求计数器归零。通过把个位Qc、十位Qb相与后的信号送到个位、十位计数器的清零端，使计数器清零，从而构成24进制计数器。电路图如下: 共 页 第页 电子时钟课程设计 进 制 计 数 器 ☆ 译码显示电路 译码电路的功能是将秒、分、时计数器的输出代码进行翻译，变成相应的数字。用与驱动LED七段数码管的译码器常用的有7448。7448是BCD-7段译码器/驱动器，输出低电平有效，专用于驱动LED七段共阴极显示数码管。若将秒、分、时计数器的每位输出分别送到相应七段译吗管的输入端，便可以进行不同数字的显示。在译码管输出与数码管之间串联电阻R作为限流电阻。 译码显示电路 共 页 第页 电子时钟课程设计 ☆ 整点报时电路 仿广播电台整点报时电路设计,每当数字钟计时快到整点时发出响声,四低一高并且以最后一声高音结束的时刻为整点时刻。 整点报时电路 ☆计时功能模块： 它是由两个60进制计数器和一个24进制计数器连接成的。构成了时钟正常的计时功能。当到达59秒钟的时候，当再来一个CP脉冲的时候，将自动进位，使分针上加一。分针也是一样。当时针到达23点59分59秒的时候，当再次来一个CP脉冲时候，又转化为0点0分0秒。 计时与整点报时模块 共 页 第页 电子时钟课程设计 ☆数据选择器模块: 数据选择器 共 页 第页 电子时钟课程设计 ☆总电路图 五、课程设计心得体会: 这次数字钟的设计与制作，我做的很辛苦。对于以前的数字电子技术软件操作淡忘了，所以开始的时候需要对系统软件进一步熟悉，通过自己慢慢深入学习，让我对于操作软件有了大概的思路。在实际操作中，了解了设计电路的程序，同时也让我了解了关于数字钟的原理与设计理念。看着复杂的程序被我设计完成，倍感欣慰。当设计电路完成还要实际接线。我在做这项工作的时候，犯了这样一个错误，连线时找不到相应的标示符号，其实老师已将标示的符号写在黑板上了，我却在疑惑。这其实也考验了实验者的细心与动手能力，遇到自己不懂的除了先发动大脑细胞想想之外，询问老师同学的却也受益匪浅，通过讨论，综合几个人的见解，能发现更多的知识。 共 页 第页 电子时钟课程设计 通过这次学习，让我的视野从课本之外延伸。多看书是好的。可是要想学好一门课光看书是不行的，还要在课外进行多多的实际操作。对于以前遗忘的知识，要抽时间复习，这样才会有更深刻的体会。 共 在科技信息技术飞速发展的今天，人们在日常生活和工作中占有和接触的信息量越来越多，因此人们之间的信息交流和沟通也就变得越来越频繁，越来越重要。讲学报告、商务谈判、产品演示、来宾会见、政令下达等等都是人与人之间的交流，要更好的达到目的就需要用我们一贯使用的手段“会议”来解决问题。一只麦克风两只喇叭就能开一场大会，这是过去几十年以来一直延用的会议模式。在传统会议模式人与人的集中交流过程中，单单是一个声音的表现，已远远不能满足现代会议的要求。现代会议不但要求简洁明快地表达信息，图文声并茂地发表演讲，还要求能随时与不同区域的会议场所实现远程电视电话会议等，这些都要求借助数字会议系统来实现。数字会议系统越来越多地运用于各类机关、企业和学校等单位，它的影响也越来越大，具有广阔的发展前景。 一、标准数字会议系统的基本组成标准多功能数字会议系统，要适应并满足不同类型、不同功能会议的召开，同时还要具有专业的舞台灯光音响效果，标准的语音、网络、视频接口，强大的后期扩展升级功能，可随时方便、简单扩展远程视频会议、远程电话会议。其基本结构图如下： 标准数字会议系统主要包括： 1．会议系统（会议讨论、会议表决、同声传译、红外同声传译）； 2．摄像自动跟踪系统； 3．多媒体音频系统； 4．多媒体视频系统； 5．信号处理系统； 6．集中控制系统； 7．电视电话会议系统。 二、标准数字会议系统设备器材的选型原则 1．选用国际知名品牌器材，及有雄厚实力和绝对优秀技术能力的厂家、代理商，以保证系统设计指标和系统功能的实现。 2．选用同类产品中技术最成熟、性能最先进、使用最可靠、应用典范最广泛、最具说服力的产品型号，保证设备和系统的先进性、成熟性和稳定性。 3．选用高度智能化、高技术含量的产品，系统使用开放式的架构，以标准化和模块化为设计要求，既便于系统的管理和维护使用，又可保持系统较长时间的先进性，使日后的系统升级不需要重复采购设备，减少资源浪费，降低开支。 4．选用拥有自主知识产权的品牌，为系统日后的维护、升级免去后顾之忧。 5．经济实用的原则，选用性价比高的产品。所选用的产品不但要比性能、功能、品质，还要和同类同功能同性能的产品对比价格。 6．产品要求很强的技术作为支柱。要求设备厂商在大陆地区有专业的产品售后服务和产品维修公司，以便能提供更好的技术支持能和售后服务体系。 三、标准数字会议系统实现的主要功能 随着信息技术的不断发展，一个多媒体会议室除了要满足传统简单的会议要求外，还应具有高雅格调和优美音质、清晰图像演示，并且可以根据要求随时实现多语言会议讨论系统、投票表决功能、摄像联动系统以及会议电视电话系统等。它由专业会议系统、大屏幕显示、多媒体音视频信号源、音响、切换和中央集成控制几大部分组成。通过大屏幕投影单元显示多媒体视频图像，为了更高效、实时地管理控制，需要配备一套中央集成控制设备，控制多功能会议厅内所有影音设备、信号切换、灯光、屏幕升降、音量调节等等功能，提高工作效率，简化复杂的操作。 数字会议系统一般由中央控制设备、发言设备、资料分配显示设备和应用软件组成。利用网络时分复用技术，并将语言数字化的会议系统，在同一根电缆上实现多路同时发言，多路同时讨论、投票、表决等功能。对于所有类型的会议都应能提供灵活的管理，具有多功能、高音质、数据传送保密等，可以对会议的全过程实行全面的控制。其主要功能一般有： 1．会议讨论系统。会议讨论是会议系统基本的功能。在会议讨论中，不同的会议讨论模式实现不同的管理控制功能，如发言单元发言模式有队列模式、抢答模式、自动声控模式等。 2．会议表决系统。会议表决系统是在会议讨论系统的基础上建立起来的，在会议过程中，当需要对会议中某一决议进行投票表决时，可以由会议主席发起会议表决任务，会议代表可以选择赞成、反对、弃权三种结果进行表决。通过多 媒体音视频系统或是电子表决显示屏显示出来会议表决的结果，结合会议管理软件实现网络管理功能。 3．同声传译系统。同声传译系统是在原声（发言人）音频扩放系统的基础上，通过相应设备将信号送会议翻译员工作间，经数名不同语种的翻译员同步翻译后，再通过有线或无线设备分别送至会议现场有不同语种需求的代表所戴的耳机中，会议代表调节接收装置选择所需的翻译语种。语言翻译可采用直接翻译和二次翻译的形式。同声传译系统能较好地满足多语种的国际会议需求，实现不同国家或民族的会议参加者相互之间迅速方便地交流和讨论的目的。同声传译系统包括两部分：语言翻译和同声传译。在实际应用中，同声传译与会议讨论都是相互结合在一起的。 4．红外同声传译系统。红外信号的频率为2～8MHZ的高频段，能大大提高系统的抗干扰能力，同时使同声传译系统不受场地的束缚，在会议场地内随意走动也不影响设备的使用。并且，由于红外信号不能穿透非透明的建筑物，不必担心会议内容被窃听或是受到外界的干扰。 四、数字会议系统工程的施工要求 1．管路弯曲半径应大于6倍D，电源线与控制线、视频线要分管敷设。 2．线缆在敷设时，设备端应留有一定的余量，并应做好永久性标志，以便施工、管理和维修。线缆的应尽量避免接续，接续时应采取焊接方式或采用专用接插件。 3．设备在安装之前一定要确保所有线路安装完毕，并通过了线路综合测试。 4．安装过程中应注意保护设备，包括线缆。线缆在安装过程不得造成线缆表皮损伤。 5．对嵌入式设备进行安装的时候一定掌握好设备的开孔尽寸。 6．在多媒体会议系统控制室内，所有线路要求做好标注，线路整齐明朗。 7．所有的会议设备在安装的时候，发言设备到发言设备的线缆长度不能大于2米。 8．每一线路的设备数量不能超过25台，每一线路的长度不能超过100米。 9．在安装的时候针对系统要求，准确计算出系统所需要的耗电系数（PCF）。 10．杜绝线缆在中间部分出现接头，如确实要求线路中接的情况，必须对接头进行焊接处理，并包扎结实。有条件的使用热缩管替代胶布，对接头的处理最好使用专业的接头插。 11．线路敷设工作完成后，要求按照线路的敷情况做出一份精确的线路敷设图，同时在工程档案备案。 12．所有强电要做好断电、漏电保护装置，弱电尽量避免出现交叉或是并行的现象，电器设备都要做接地保护。 13．强电的线路设计要求大于系统最大强电负荷的30%以上。 【数电课程设计 多功能数字钟】推荐阅读： 数电课程设计之电子钟11-01 《数字电路与单片机课程设计》课程设计报告11-01 DSP数字图像取反课程设计06-06 数字广告设计与制作课程教学大纲06-04 课程设计设计感想09-30 植物设计课程设计方案09-28 机械创新设计课程设计07-13 实验课程设计06-12 摄影课程设计10-17 拓展型课程设计05-24数电课程设计 多功能数字钟 篇2
数电课程设计 多功能数字钟 篇3
数电课程设计报告-数字电子钟 篇4
数电课程设计 篇5
数电电子时钟课程设计 篇6
多功能数字钟课程设计 篇7
数电课程设计 多功能数字钟 篇8
标准多功能数字会议系统的设计 篇9
