论文题目：基于AHB-SRAM控制器的硬件木马研究与设计
摘要：随着集成电路产业的迅速发展,其产品已渗入到国民经济和社会发展的方方面面。小到智能手机、平板电脑、智能盒子等个人用品,大到计算机、汽车电子、智能化工业等大型设备,大大丰富了集成电路芯片的应用领域。不仅如此,国家的军用设备、军事通信、航天卫星等,同样也离不开芯片的应用。然而,芯片设计是多方合作的结果并且我国的芯片大部分依赖于进口,使其安全性需要得到足够的重视。因此,开展硬件木马设计的研究工作,有利于为木马检测提供新的方向,建立更加全面的安全信息系统。本文基于目标电路AHB-SRAM控制器,在RTL级,对现有木马检测技术进行分析,从而对数字型硬件木马的代码设计规则提出新的要求,并对木马计数器模块进行优化。然后,对目标电路的电路实现,各模块接口等进行分析,标记出其电路脆弱点,并设计8种不同触发类型的硬件木马进行插入,通过软件仿真验证其有效性,并通过综合后的功耗、面积等数据,进行总结优化。最后,基于硬件木马,提出一种IP版权保护机制的新方法。在硬件木马设计的研究中,本文开展了以下工作:（1）对硬件木马的概念、分类、常用设计类型以及检测技术进行归纳总结。（2）分析RTL级现有木马检测技术,提出躲避传统检测、躲避UCI检测以及提高可控性的木马代码设计新规则及具体实施方法。（3）在相同频率等条件下,对二进制、格雷码及独热码三种编码方式的木马计数器模块进行仿真综合。其中,对于格雷码,由于其电路复杂度较高,使其面积为二进制编码面积的1.18倍,是独热码编码的1.15倍,但其动态功耗相比于二进制编码减少20%;对于独热码,它具有最低的动态功耗,相比于二进制编码减少49%,相比于格雷码减少36%,并且其电路结构简单,面积与二进制编码相近。分析得出,采用独热码编码的计数器模型有利于提高木马隐蔽性,并且通过带使能端的多级串联能够有效解决独热码计数周期短的缺点。（4）设计目标电路AHB-SRAM控制器,对选取理由、故障检测算法、电路实现以及各模块接口进行详细说明。着重对电路BIST模块的March C算法进行分析,从而找出其算法漏洞,并结合目标电路,罗列出其电路脆弱点。（5）基于以上代码设计规则以及模型优化,设计了8种不同触发类型的硬件木马插入到目标电路中,包括1种组合逻辑型木马、4种计数器型木马以及3种状态机型木马,通过软件仿真验证其有效性,并通过电路综合报告,从功耗、面积、触发率等因素进行对比及总结。得出,计数器型木马在实现较低触发率的同时会以面积和功耗作为代价,而状态机型在实现较低触发率的同时其面积和功耗具有一定优势,并且采用电路复用的设计可以进一步减少其面积与功耗。总结可知,在满足其触发需求的情况下,应首要考虑状态机型木马的使用。（6）基于硬件木马,通过计数器与状态机结合的设计方式,实现固定时间和特定事件触发,展现了其作为IP版权保护机制的可行性。
关键词：硬件木马;RTL级;AHB-SRAM控制器;March C算法;IP版权保护机制
学科专业：工程硕士（专业学位）
摘要
ABSTRACT
符号对照表
缩略语对照表
第一章 绪论
1.1 研究背景与选题意义
1.2 国内外研究现状
1.3 论文结构安排
第二章 硬件木马概述
2.1 硬件木马基本概率与特征
2.2 硬件木马的分类
2.3 硬件木马常用设计类型
2.4 硬件木马检测技术
2.4.1 破坏性检测
2.4.2 逻辑检测
2.4.3 侧信道检测
2.4.4 新型检测方法
2.5 硬件木马设计可行性
2.6 本章小结
第三章 硬件木马设计规则与模型优化
3.1 RTL级硬件木马设计规则
3.1.1 躲避常规木马检测技术
3.1.2 躲避UCI木马检测技术
3.1.3 增强硬件木马可控性
3.1.4 硬件木马设计规则总结
3.2 RTL级硬件木马计数器模块模型优化
3.2.1 计数器模块的优势
3.2.2 三种编码的计数器模块设计
3.2.3 三种编码方案比较以及优化
3.3 本章小结
第四章 目标电路与硬件木马的设计实现
4.1 AHB-SRAM控制器设计
4.1.2 March C算法分析
4.1.3 AHB-SRAM控制器电路实现
4.1.4 目标电路脆弱点分析
4.2 硬件木马电路设计
4.2.1 组合逻辑型硬件木马
4.2.2 单级计数器型硬件木马
4.2.3 异步计数器的硬件木马
4.2.4 多级计数器型硬件木马
4.2.5 带使能端的多级计数器型硬件木马
4.2.6 单状态机型硬件木马
4.2.7 多状态机型硬件木马
4.2.8 电路复用的多状态机型硬件木马
4.2.9 面积功耗比较及总结
4.3 基于硬件木马的IP核版权保护机制
4.3.1 木马设计需求及分析
4.3.2 木马实现以及总结
4.4 本章小结
第五章 总结与展望
参考文献
致谢
推荐阅读：
