高速电路板电磁兼容性分析

高速电路板电磁兼容性分析（共8篇）

高速电路板电磁兼容性分析 篇1

论文题目： 高速电路板电磁兼容性分析

系 部：

专业名称： 班 级： 学 号： 姓 名： 指导教师： 完成时间： 年月 日

高速电路板电磁兼容性分析

摘要：本文首先对电磁兼容的基本概念作出了简要的回答，接着引出了在高速电路板中存在的电磁兼容问题，主要是其产生的原因，重点是电磁干扰的内容，以及相应的解决办法。由这些问题给出了高速电路板在电磁兼容性上的设计方法，包含了元器件的放置、去耦电容的放置等基本原则。最后通过对PCBMOD仿真软件的简单介绍使PCB板的EMC问题在计算机辅助软件的帮助下大为简化，使复杂的问题在现实应用中的解决成为可能。

关键词：电磁兼容性（EMC）；电磁干扰（EMI）；电磁敏感性（EMS）

High speed circuit board electromagnetic compatibility analysis

Abstract: This article first has made the brief reply to the electromagnetic compatibility basic concept, then has drawn out the electromagnetic compatibility question which exists in the high-speed circuit board, mainly is the reason which it produces, the key point is the electromagnetic interference content, as well as corresponding solution.Has given the high-speed circuit board in electromagnetic compatibility design method by these questions, has contained the primary device laying aside, the decoupling electric capacity laying aside and so on the basic principle.Finally through causes PCB to the PCBMOD simulation software simple introduction the board the EMC question to assist the software in the computer under the help is greatly the simplification, causes the complex question in the reality application solution into possible

Key words: Electromagnetic compatibility（EMC）； Electromagnetic interference（EMI）；Electromagnetic sensitivity（EMS）

目录

引言...............................................................................................................................3 1.电磁兼容性的概念与内容........................................................................................3

1.1电磁兼容的概念.................................................................................................................3 1.2电磁兼容包含的内容.........................................................................................................4

2.高速电路板的电磁兼容性........................................................................................4

2.1高速电路板电磁干扰的产生原因.....................................................................................4 2.2电磁干扰的解决办法.........................................................................................................6

3.PCB板电磁兼容性设计原则及方法.......................................................................7

3.1 元器件的放置....................................................................................................................7 3.2 PCB板的叠层布线............................................................................................................8 3.3 去耦电容的放置及使用方法............................................................................................8

4.PCB板的EMC仿真分析........................................................................................8

4.1 EMC仿真介绍..................................................................................................................8 4.2 PCBMOD仿真软件..........................................................................................................9

5.应用单片机设计PCB板........................................................................................10

5.1设计流程...........................................................................................................................10 5.2设计注意事项...................................................................................................................11

结束语.........................................................................................................................12 参考文献.....................................................................................................................13 致谢词.........................................................................................................................14

引言

科学技术的发展，特别是集成电路的发展，带动着高速电路的飞速发展，电子设备体积越来越小，集成度却越来越高，高速、高密度的数字电路设计成为主要发展方向。随着逻辑电路中时钟频率的提高、板上器件数和布线数的不断增加，印制板的电磁兼容性问题越来越突出。这些问题的解决直接关系到数字电路功能的实现和电子设备的质量。

正如前面所说，电路工作频率的越来越高使电路板的EMC问题越来越复杂，现在的CPU的工作时钟频率已经达到4GHz。正因如此，才需要我们深入研究高速电路板的电磁兼容性问题，尽可能早的发现问题，并实现PCB板的EMC设计所提出的要求，就可以避免产品定型生产之后再解决问题所带来的成本上升和时间的延误。

1.电磁兼容性的概念与内容

1.1电磁兼容的概念

在现代社会里，微电子技术已深入到各个领域。由于电子技术中的高频器件占据很大的份额，使人们并不希望见到的电磁辐射几乎无处不在，形成了一种所谓的电磁污染。此外由于工作空间的狭窄，许多电磁能量的辐射体与接受装置不得不现相互为邻，影响到这些设备的正常工作与效率。这些问题的解决都需要用到电磁兼容（Electromagnetic Compatibility, EMC）的相关理论。国际电工委员会对电磁兼容性的定义为：EMC是电子设备的一种功能，电子设备在环境中完成其功能，而不产生不能容忍的干扰。电磁兼容性问题已经形成一门新的学科，也是一门以电磁场理论为基础，包括信息、电工、电子、通信、材料、结构等学科的边缘科学。电磁兼容性问题也是要求多动手实践的一门技术，仅仅是理论知识的积累只能将理解停留在表面，只有多动手操作，多掌握实践经验才能深入掌握分析的技巧。

1.2电磁兼容包含的内容

根据IEC给出的定义我们可以用一种通俗说法：EMC就是研究设备或系统的电磁干扰和抗扰度的问题，也就是说所有的电子设备既不要成为一个电磁干扰源，对周围的设备的正常工作产生不良影响；又能承受周围电磁环境中从各种途径传输的各种电磁干扰，而保证自身设备的正常工作。

电磁兼容（EMC）=电磁干扰（EMI）+电磁敏感度（EMS）

电磁干扰是指任何可能引起装置、设备或系统性能降低或者对有生命或无生命物质产生损害作用的电磁现象。任何一个电磁干扰现象的发生都要具备三个要素：干扰源，耦合途径，敏感设备。

在电磁兼容理论中，电磁干扰源是指产生电磁干扰的器件、设备、分系统、系统或自然现象。一般说来电磁干扰源分为两大类：自然干扰源和人为干扰源。

敏感设备是指对电磁干扰发生响应的系统或设备的总称。要注意许多电器装置既是辐射体又是敏感体，如计算机内部的时钟脉冲频率发生器工作时将泄漏出电磁辐射担当干扰源的角色，但同时又易受到外界的电磁能量的影响而成为敏感体。

耦合途径是指把能量从电磁干扰源耦合到敏感设备上，并引起该设备响应的媒介。一般有两种方式：传导耦合方式和辐射耦合方式。

传导耦合：这种方式比较简单，因为干扰源与敏感设备之间有明确的连接电路，电磁能量就沿着连接电路从干扰源传输到敏感设备上。

辐射耦合：因为没有具体的连接电路，电磁能量只能以电磁波的方式在空间传播，从干扰源传到敏感设备。

2.高速电路板的电磁兼容性

2.1高速电路板电磁干扰的产生原因

数字电路中，在系统时钟频率超过50MHz并且工作在这这个频率之上的电路已经占到整个电子系统的三分之一以上，或采用了上升／下降时间少于5ns的器件，就是高速电路，考虑传输线效应和传输延迟。实际上，信号上升沿与下降沿的谐波频率比本身的频率高很多，就导致不能按照理论传输来计算。数字电路 4 的时钟信号包含了大量的谐波分量，因此数字电路的时钟频率就不能看成是PCB布线中的最高频率，从而就为PCB板中通过射频电流提供了先决条件。

又由电磁场基本理论的可知，当PCB印制线中存在射频电流时，电流从电流源流到负载，通过返回路径返回形成闭合回路，就会形成磁场，该磁场又会产生一个辐射磁场，与电磁波的形成与传播类似，电磁场的交互作用实现了射频能量的产生与传播。因为PCB印制线与射频电流返回路径没有完全重合，磁场与返回结构间的磁通耦合就没有达到百分之百，剩余的射频电流就是在PCB板中引起电磁干扰的主要原因。如图1所示

图1 高速电路板电磁干扰产生原因

印制电路板中的电磁干扰问题包括高频信号之间的串扰问题，高频信号的电磁辐射问题，高频信号传输的反射问题，其中尤以高频辐射问题最为严重，因为频率越高，印制线、电源线的阻抗就越高，因此就会通过公共阻抗耦合产生干扰，频率增高会使寄生电容容抗减小，就容易发生串扰。

现具体说明如下：

（1）高频器件辐射的电磁干扰，通常情况下，PCB板的工作频率太高，布线布局不合理，没有采取有效的屏蔽措施就会导致辐射干扰。数据显示产生的干扰噪声是时钟频率的3倍。

（2）系统电源自身的噪声干扰。系统电源在提供能源的同时，也将其寄生的干扰噪声加到电路中，系统中的模拟信号电路很容易受到此类干扰。

（3）大电流驱动电路产生的干扰，电路中大电流开关在动作时会产生电火 5

花干扰。

（4）高频信号之间的串扰，信号在传输线上传输时，因为有电磁耦合，所以对相邻的传输线会产生干扰。对于两条信号之间的耦合问题，主要是信号线之间的互感和互容。

（5）高频信号传输的反射问题，高频信号在传输时，当源端与负载端阻抗不匹配时，就会在终端发生发射，使信号发生变形。

2.2电磁干扰的解决办法

针对高速电路板中存在的电磁干扰问题，现提供以下解决措施：

（1）尽量选用频率低的芯片来提高系统的抗干扰能力，频率越高就越容易成为噪声源，产生的高频噪声就越大，电磁干扰就越强，在设计时，在能满足要求的情况下尽量使用频率低的芯片。

（2）选用高精度的稳态电源供电，电源供电时会将寄生的噪声加到电路中，使用稳态电源供电会减少这一类噪声，还要增加电源线的宽度以减少环路电阻。

（3）设计高速PCB板时，信号的走线越短越好，过孔数目最好不要超过2个。

（4）减少信号间的交叉干扰，高频信号传输时，会产生传输线效应（传输线不仅仅作为导线，还会产生分布电容和分布电感，影响信号的传输），导致传输信号的失真，高速数字信号传输时，会干扰与之平行的另一条传输线，这就是信号间的交叉干扰，为此要尽可能的缩短高频器件间的连接线。

（5）PCB板的合理布局结构，布局不当是造成干扰的主要原因，所以正确的布局布线是设备正常运行的基本保证之一。首先是PCB板的尺寸大小，尺寸太大会增加它的成本，降低它的抗噪能力，太小则临近线条容易受到干扰。尽可能将强电信号与弱电信号分开，模拟信号与数字信号分开，用地线将两区域分离，将模拟地与数字地分离，接于电源地，干扰源与敏感器件分离，元器件应均匀、整齐、紧凑的排列在PCB板上，尽量减少各元器件之间的引线和连接线。

（6）合理解决电源线和地线连接多造成的电磁干扰，大多数的电磁干扰都是通过地线引入的。地线存在阻抗，地线中流过电流时会产生电压降，因为在地线中有了环路电流、电压降，就产生了地环路干扰。解决方法就是切断地环路，增加地环路阻抗。共用一段地线会产生公共阻抗耦合，解决办法是为每个模块提

供一个公共电位参考点，让每个电路模块的接电线最终汇流与公共电位参考点，由于只有一个参考点，也就没有了公共耦合阻抗的存在，也就没有了干扰问题。

（7）用去耦电容去除高频噪声，频率越高容抗就越低，将其并联在信号线与地线之间，就能滤除掉高频噪声。将每个芯片都加上一个电容不仅能储存能量，还能旁路掉高频噪声，电容引线不宜过长，引线长了，其感应电感就越大，电容的谐振频率就越低，旁路作用就会减弱。

3.PCB板电磁兼容性设计原则及方法

PCB板的电磁兼容性设计要遵循的原则有很多，这里只简要介绍本文用到的几条比较重要的准则。

①：信号电流环路面积要最小，众所周知所有的电子信号有电压也有电流，信号电流总是要形成闭合回路，把信号电流环路面积设计最小是为了防止信号辐射或耦合至其他电路，PCB设计者要为每个信号电流设计一条回到源头的低阻抗路径；②：不要在连接端口之间放置高频电路，大部分从板上辐射出去和从外界耦合至板上的电磁能量都是从I／O连接端口这个路径。③：控制数字信号的转换时间，时钟信号的高次谐波是产生干扰的重要原因，通过控制信号的上升下降时间，可以很好的衰减高次谐波而不降低信号质量和误码率。④:第一条规则告诉我们信号要有完整的闭合回路而不能存在间隙，如果回路平面出现缝隙会使高频电流通过高阻抗的路径回到源端，这会导致辐射电磁干扰。

基于这四个方面，对高速PCB板的EMI设计作一详细介绍。

3.1 元器件的放置

元器件的放置非常重要，其直接导致信号的流向，应注意的方面很多。

㈠ 时钟发生器的放置

时钟信号为PCB板内的高频信号，所以它的走线应该设计的最短，不能在I／O接口附近。

也不能在例如DC电源这样的内部接口附近，时钟电路不能放置在PCB 7

板的边缘。

㈡ CPU／内存的器件放置

和时钟信号相同，CPU／内存器件也是高频器件所以也不能放置在I／O电路附近，同样也不能放在内部接口附近。

3.2 PCB板的叠层布线

1：高速总线和时钟线是频率最高的走线，所以要最先布线。

2：高速信号线和时钟线要远离I／O的接口处，这在元器件的放置中有所提及，原因也是频率高易产生高频干扰。

3：在高速、高频和大电流流经的区域不能有I／O信号线。

4：在同一叠层或临近层上，时钟线与I／O信号线不要平行或靠近以免发生串扰。

5：时钟区域是高频区域不能有无关的走线穿越，电源分割区域不能有无关的走线穿越是由原则四决定的。

3.3 去耦电容的放置及使用方法

1.符合高速定义的部件必须使用去耦电容。

2.去耦电容的走线越宽越好，这样的走线阻抗越大。3.为集成电路的每一个电源管脚配置一个去耦电容。

4.每一个去耦电容都要通过走线接地，还要保证走线的电感达到最小。5.为了达到第四点中的走线电感最小，可以用两根地线接去耦电容。

4.PCB板的EMC仿真分析

4.1 EMC仿真介绍 PCB板存在的EMC问题：

信号的串扰、反射造成信号的完整性问题 电源／地电压的波动造成电源的完整性问题 电磁场的辐射造成电磁干扰和抗干扰问题

4.2 PCBMOD仿真软件介绍

PCBMOD软件主要适应于计算机、通信领域的PCB和电缆的EMC模拟。支持高速的数字信号、模拟信号或者模数混合信号以及电源的设计，可采用频域和时域两种方法对2D或3D线性传输线模型以及电源/接地问题进行分析。

PCBMOD可用于PCB板的EMC分析，有二维和三维场求解器及高级网络仿真器，功能强大，提供PCB布线设计、器件布局和电源／地优化设计等电磁兼容和信号完整性仿真分析,不仅可以直接导入多种PCB布线EDA软件模型（如Protel等软件）还能精确考虑串扰、趋肤效应等问题。其分析流程如图2所示：

图2 PCBMOD软件EMC仿真流程

如图所示，首先将PCB板的相关几何尺寸的参数输入到软件中，接着就是 9

在二维或三维场求解器对它进行时域和频域的EMC、EMI问题。在定义完PCB板的激励、负载和相应的内外部端口后对其进行电路网络的分析，这得益于软件内置的CAD设计工具，下一步是电磁辐射的分析，包括电磁干扰和电磁敏感度两个方面的分析，最后观察得到的结果。

PCBMOD可以用在PCB和集成电路设计的各个阶段，它包含了ATHOS，Static2D／3D和Stat Mod，对模拟和数字电路都可以分析。ATHOS是一个可视化PCB电路编辑器。Static2D／3D是一个基于BEM（边界元方法）的二维或三维的模拟器，能分析数字电路和高频模拟电路。Stat Mod 是个3D EMC频域模拟程序，它利用了PEEC（部分元等效电路法）数值分析算法。它内置了PCB设计CAD软件。适应于低频模拟电路。

5.应用单片机设计PCB板

5.1设计流程

单片机系统的设计主要包括电路原理图的设计，PCB板的设计，制作软件的编程，以及系统的集成等方面。

①根据需要，首先制定出总体方案，总体方案首先制定出硬件电路图，包括单片机的选择，单片机及扩展的设计，外部设备和接口设计等。

②根据原理图设计PCB板也有一个具体的流程：开始→规划电路板→设置参数→装入网格表及元件的封装→布置元件→自动布线→手工调整→存盘及打印输出→结束。虽然这一过程主要是由Protel99SE完成，但仍需要注意一些问题：

（1）板的布局（2）高低压之间的隔离（3）PCB板的走线（4）印制导线的宽度（5）印制导线的间距（6）印制导线的屏蔽与接地

③根据单片机所支持的指令系统和设计任务的基本要求确定软件的设计内 10

容。为使软件设计工作思路清晰，一般把系统的全部软件工作，划分成几个模块，每个模块就能完成一定的功能，每个模块可相互独立，又可通过指令相互联系和调用。

5.2设计注意事项.单片机系统的设计涉及到许多问题，要注意的事项很多，这里只简要介绍：

①单片机以及电路所用器件的选择，包括单片机的选择和电路器件的选择两个方面问题。

②PCB板设计应注意的问题：

（1）尽量控制噪声源，尽量减小噪声的传播与耦合，尽量减小噪声的吸收

（2）PCB板要合理分区，通常分为3区，即模块电路区（怕干扰）、数字电路区（既怕干扰又产生干扰）、功率驱动区（干扰源）

（3）时钟震荡电路和特殊高速逻辑电路部分用地线圈起来，让周围电场趋近于零

（4）I／O驱动器件功率放大器件应尽量靠近板边设计、靠近引出接插件

（5）单面板和双面板设计中，地线和电源线要尽量粗，信号线的过孔要尽量少

③电路抗干扰问题，其解决主要可以从以下几个方面考虑：

（1）电源抗干扰措施

（2）接地问题

（3）输入输出通道的抗干扰措施

（4）传输线的抗干扰措施

结束语

本文主要阐述了电磁兼容性的概念，高速电路板存在的电磁兼容性问题及解决方法，在此基础上提出了几点PCB板的设计方法，对高速电路板的EMC仿真作了简要的介绍，最后结合所学单片机内容对PCB板的设计给出了几点意见。此次论文的完成与指导老师的耐心知道息息相关，希望老师能继续严格要求，在现有的基础上更上一层楼。

参考文献: [1] 何为 杨帆，《电磁兼容原理和应用》，清华大学出版社，2009年

[2] 郑军奇，《电子产品设计EMC风险评估》，电子工业出版社，2008年 [3] 郑军奇，《EMC电磁兼容设计与测试案例分析》，电子工业出版社，2010年

[4] 李富同，《高速PCB板的电磁兼容性设计及仿真分析》，http://wenku.baidu.com/view/03254e21af45b307e8719748.html，2007年

致谢词：

这次论文能够顺利完成,我得感谢我的指导老师以及帮助过我的同学,在这里我要深深的表示我的谢意!在本论文的写作过程中，我的老师倾注了大量的心血，从选题到开题报告，从写作提纲，到一遍又一遍地指出每稿中的具体问题，严格把关，循循善诱，在此我表示衷心感谢。

高速电路板电磁兼容性分析 篇2

近年来科技快速的发展, 各式各样的电子产品无不追求轻薄短小, 而电路板的规格也趋向缩小化与多层板, 如何在有限空间内进行高速数字系统电路板布局和解决电磁干扰相关问题已成为工程师重要的技术。

常见高速数字系统电路板布局须注意的事项如布线与贯孔间的串扰、元件摆放位置、电路布线的长度、贯孔对高速电路的影响, 其中布线与贯孔设计最容易产生干扰问题, 好的布线与贯孔设计能减少传输线间的串扰, 进一步提升信号的品质。一般传统的设计流程, 在设计的过程中往往只考虑信号完整性、电源完整性, 却常常忽略了高速数字系统电路板上传输线所造成的电磁干扰问题。本文在设计的过程中加入对电磁兼容的考虑, 借助当前市面上的电子设计自动化 (EDA) 工具, 在布局前期就解决如叠层、布局规则、元件选择等影响信号完整性的问题进行模拟与分析, 并且能提早有效改善设计的缺失。

借助EMIStream模拟软件来分析与控制设计流程, 有效的解决高速数字系统电路板设计的信号完整性、电源完整性、电磁干扰等问题。经过模拟与分析后, 进行实际硬件电路设计与制作, 并通过水平极化与垂直极化实际量测, 观察电路板电磁干扰辐射情形与模拟结果进行比对与分析, 以达成本文的设计方法。

2 高速数字系统电路板的电磁兼容布局模拟与实测

在高速数字系统电路板模拟部分采用日本NEC所开发的EMIStream, 主要为高速数字系统电路板布局后进行模拟, 此外还有电源平面共振分析, 能够分析高速数字系统电路板中电源与接地之间的共振情形。模拟采用SM8952电路, 其外部输入的石英震荡频率为40MHz, 可以计算出震荡周期为1/40MHz, 等于25ns, 因此可用最短的指令周期来计算可得到SM8952 I/O的工作频率约为3.3MHz。

2.1 高速数字系统电路板布局后模拟

在进行模拟时将SM8952各I/O的工作频率设定为3.3MHz, 从使用EMIStream在高速数字系统电路板布局后的模拟结果来看, 信号线越接近红色则代表该信号在该高速数字系统电路板设计中辐射强度越高。模拟发现RE1信号因跨越24V的电源分割平面, 造成信号电流的回授路径 (Return path) 不连续, 因此信号品质相当不好, 辐射强度根据软件判断为7p所以RE1信号为本次设计中辐射情形最严重的布线。因此将24V的电源平面重新分割让RE1信号避开此电源平面, 再做一次模拟。虽然在模拟图片上显示出该信号还是以红色表示, 但根据旁边EMIcheck result结果可以得知该信号的辐射强度由7p降低至6p, 经由软件可以验证出该修正方法可降低辐射情形, 但其成果有限。因此在第三次模拟前, 修改了RE1信号线上的贯孔数量与位置, 并且在Top层增加铺铜使RE1信号能够有一完整的参考平面, 让该信号有一良好的回授路径, 此外将信号线避开5V电源平面的边缘, 减少RE1造成电路板板边辐射的情形。模拟结果显示, RE1信号经过修正后已从原本的红色变成黄色, 且辐射值由原先的6p减至为3p, 经模拟结果显示出本次修改能够有效的达到降低信号辐射的情形。

2.2 电源平面共振分析

使用EMIStream进行电源共振分析 (Power plane resonance analysis) 模拟, 该模拟可以分析出电源层在哪个频率点会引起电源波动并借此来修正电路或增加元件来改善其波动情形。在这分别为高速数字系统电路板电源层上的5V与24V两部分的分割区做模拟, 而模拟结果越趋近于红色, 则表示该区域电源平面引起的共振情形越严重。模拟所示, 为5V电源分割区的模拟结果, 经由色表判断辐射情形, 其颜色越接近红色表示该区块的电压波动越大其值越接近0d B, 0d B的参考电压值为电源层的5V与24V, 而5V电源分割区均在浅蓝与绿色之间, 并无太大的波动问题。从电压频率图可以看出在各频率点均没超过0d B的预设值, 其中当频率到达1GHz以上也能够有大约-7d B左右的表现, 经模拟显示本文所采用的设计方式具有良好的稳定电源。24V电源分割区模拟结果显示, 其颜色偏向于黄色与橘色, 相较于5V分割区24V分割区的电源波动情形较为不理想, 但在各个频率点均没超过预设值0d B, 其波动情形尚在接受的范围内。

2.3 电路板BSMI十米电波暗室量测结果

由垂直与水平极化量测超标的相关数值看出, 本次的高速数字系统电路板量测结果仍有些改进空间, 特别是40MHz部分超标许多因为在高速数字系统电路板布局过程SM8952选用错误的封包, 为补救电路板功能完整, 制作晶片转接板进行脚位修正, 因此使SM8952悬空而通过转接板从SM8952所接出去的信号线就类似于晶片内部的打线, 让信号线直接在空气中对外辐射, 高速数字系统电路板上最高频率的元件为石英晶体, 其信号连接至SM8952的第14脚与第15脚, 因此40MHz的信号也是从高速数字系统电路板由裸线连接到SM8952, 所以在量测时造成40MHz量测高出标准值。

在实际应用中为解决这一超标现象, 可采用以下措施进行解决:减小地噪声, 即将一些关键信号线、高速时钟线均在内层布线, 夹在电源层和地层之间, 并在40MHz时钟线两侧采取“包地”的方法, 用两根平行的地线将该时钟线包裹起来以减少减小EMI发射;减小高频电流幅度, 由于高速电路在不同的频率下呈现不同的阻抗特性, 从信号完整性的角度来看, 可应用串联阻抗匹配能够有效抑制信号反射和振荡。

3 结束语

本文提出四层高速数字系统电路板布局, 布局利用区域划分将高速信号与低速信号分开区域布线, 布线在转折处采用钝角方式, 接地利用贯孔技巧使布线长度缩短距离, 电源切割5V与12V面积, 电源层面积遵守20H-rule与地层面积保持比例规划, 接地层保持完整, 且通过连接外部接头与大地连接, 并部分面积铺铜降低电磁干扰, 且利用电容在电源输入端和晶片电源脚滤波杂讯。电路模拟以电磁模拟软件EMIStream进行电磁干扰的分析, 经由模拟过程与修正硬件设计, 最后呈现电磁波能有效的减少辐射。显示本论文提出的设计技巧能有效的抑制电磁干扰, 提升信号完整性和电源完整性。

摘要：在现今科技发展下, 电路板设计不再是将各网络正确连接那么单纯。尤其在高速数字系统电路板上电磁兼容成为必须要考虑的因素, 使不同种类的网络之间不会相互干扰。文章采用电磁兼容设计准则应用于电路布局, 并且使用日本NEC所开发的EMIStream模拟软件进行系统模拟, 在设计初期就将电磁兼容问题纳入考虑, 使设计能符合国际规范及一般工业标准电子产品规范的可能性。

关键词：高速数字系统,电路板,电磁兼容

参考文献

[1]曾翔君, 陈继明, 杨旭, 等.基于局部元等效电路原理对混合封装电力电子集成模块内互感耦合的研究[J].中国电机工程学报, 2004.[1]曾翔君, 陈继明, 杨旭, 等.基于局部元等效电路原理对混合封装电力电子集成模块内互感耦合的研究[J].中国电机工程学报, 2004.

高速电路板电磁兼容性分析 篇3

在电子设备或系统的电磁兼容设计中，最重要的是元器件的选择尤其是有源器件的正确选择和印刷电路板（PCB）的设计。本文从电磁兼容性、可靠性方面出发, 阐明了相关应用理论和强制规定, 提出了PCB 设计过程中选材、布局、主要元器件的选择信号线的布线规则及其相关注意事项。

关键词共模辐射差模辐射表面安装技术PCB的设计电磁兼容

一、元器件的选择

电阻、电容、电感， 一般也可选用SMT 的、容量大的电容， 可适情考虑应用其它形式器件。

SMT器件环流面积最小最合适，且集成度高可靠性好， 所以作为首选对象

小结：选用器件不主张功率越大越好， 速度越快越好， 而是推荐只要满足设计功能要求， 采用兼容各指标的设计， 且能降低成本，又能完美达到设计目标， 这种设计组合认为是最佳组合， 当然各种不同类型、等级的机器就有不同的最佳组合。

二、线路板上的电磁骚扰辐射

线路板的辐射主要产生于两个源：一个是PCB走线，另一个是I/O电缆。电缆辐射往往是更主要的辐射源。因为电缆是效率很高的辐射天线。有些电缆尽管传输的信号频率很低，但由于PCB上的高频率信号会耦合到电缆上，也会产生较强的高频辐射。

线路板上的辐射以共模和差模的方式辐射。

差模辐射的抑制

减小差模辐射的方法：（1）降低电路工作频率；（2）减小信号环路的面积；（3）减小信号电流的强度。

高速的处理速度是所有软件工程师所追求的，而高速的处理速度是靠高度的时钟频率来保证的，因此限制系统的工作频率有时是不允许的。这里所说的限制频率指的是减少不必要的高频成分。主要指1/€%itr频率以上的频率。

最现实而有效的方法是控制信号环路的面积。通过减小信号环路面积能够有效减小环路的辐射，下面给出了不同裸机电路为了满足EMI指标要求所允许的环路面积。这是对于10m处，电磁辐射极限值在30~230MHZ之间为30dB€%eV/m，在230~1000MHz之间为37dB€%eV/m的情况下的面积限制。绝不意味着只要电路满足了这个条件PCB就能满足EMI指标要求。因为线路板的辐射不仅有差模辐射，还有共模辐射。而共模辐射往往比差模辐射更强。但如果不满足这些条件，PCB肯定会产生超标电磁辐射。

印制板辐射主要产生于两个源， 一个是由各芯片组成的回路辐射， 即前面已提过的差模辐射。另一个就是印制板的各种电缆线， 工作时产生的共模辐射。当传输信号的导体的电位与邻近导体的电位不同时，（特别是电缆与地线及其他导体之间）在两者之间就会产生电流（有形地） ， 即使两者之间没有任何导体连接， 高频电流也会通过寄生电容流动（无形地）， 这种电流称为共模电流， 由这种共模电流产生的辐射称之为共模辐射。

由于共模电压都是设计意图之外的， 因此共模辐射比差模辐射更难预测和抑制。

有些电子干扰、辐射是不可预先知道的， 无形地线上发出的干扰、辐射往往很关键， 但很多设计人员不了解此类问题。

三、印制板设计中的元器件布局

当印制板外形尺寸决定后， 首先应进入关键的元器件布局设计， 它的设计好坏直接影响安全、电磁兼容等四大因素， 往往新设计人员对此无一比较正确的规则， 随自己意愿或某些想法来布局， 结果带来许多不利因素， 有时由于一、二根布线不当， 造成无可挽回而告知失败的结果。下面推荐两种比较理想的PCB 布局方式。

1、星形辐射法

该模式可将重要器件: 高频的晶体、晶振、时钟电路、CPU 等放在中央紧靠电源、地线输出端位置， 其它与它们有关的逻辑相关器件安排在上述器件的周围， 然后再连接其它边缘器件， 整个布局形成由中心向四周辐射状态。

这种布局最大特点: 压缩布局空间， 中心至各引线距离基本相同， 线路阻抗基本一致，关键主要电路布线最短， 环流面积小。

2、电源线、地线印制板插入联接法

此种形式相当普遍， 其布局应在电源地线引入端近处放置高速电路， 重要电路， 然后再布中速、低速电路。

四、印刷电路板（PCB）的设计

PCB是所有精密电路设计中往往容易忽略的一种部件。由于很少把印刷电路板的电特性到电路里去，所以整个效应对电路功能可能是有害的。如果印刷电路板设计得当，它将具有减少骚扰和提高抗扰度的优点。反之，将使印刷电路板发生电磁兼容性问题。

在设计印刷电路板时，设计的目的是控制下述指标：

（1） 来自PCB电路的辐射；（2） PCB电路与设备中的其他电路间的耦合；（3） PCB电路对外部干扰的灵敏度；（4） PCB上各种电路间的耦合。

印刷电路板的制造涉及许多材料和工艺过程，以及各种规范和标准。设计处理准则应符合GB4588. 3-88《印刷电路板设计和使用》。该标准规定了PCB涉及和使用的基本原则、要求和数据等。它对PCB设计和使用起指导作用。其中第6章“印刷电路板的布局设计”方法对电磁兼容性设计有一定的作用，是设计师应当遵守的设计准则。

印制板布线前要正确认识电源、地线干扰及辐射情况是十分重要的， 当电源、地线在瞬态出现增加或减少电流时， 由于有电感和电容的作用， 在电源、地线上出现干扰状况，四层板原则上顶层为信号线层， 第二层为直流地线层， 第三层为直流电源层， 第四层为信号线层。当印制板IC 电路全部为开关电路或全部为模拟电路， 那它们的地线不必隔离分开。有时， 在直流电源层中往往有几种电源， 一般都用空隙隔离方法来分割解决。当印制板中出现有逻辑电路又有模拟电路的情况， 通过分析， 可将逻辑电路地线与模拟电路地线分区隔离(隔离带宽度> 3mm) 单处短接或用磁珠等方法联接取得同电位参照地。

当印制板中的逻辑电路与模拟电路的联线有几十根， 情况非常复杂， 那必须掌握它们各自要有独立的电源、地线区， 又要考虑到有联结关系的IC 回路， 其环流面积最小的原则去设计， 并保证有极低阻抗的地线。

参考文献

[1]杨克俊编著. 电磁兼容原理与设计技术. 人民邮电出版社.

[2]江思敏 ,唐广艺. PCB和电磁兼容设计. 机械工业出版社.

[3]郑军奇. EMC设计与测试案例分析. 电子工业出版社.

高速电路板电磁兼容性分析 篇4

摘要：分析了除颤器测试分析仪的主要干扰源及其特点，并讨论了抑制干扰的主要措施。经测试分析，证明仪器具有良好的电磁兼容性。

关键词：心脏除颤器 电磁兼容 EMI滤波器

除颤器是利用瞬间释放的高能量脉冲电流，通过短暂的电击去除心脏的室颤(VF)或房颤(AF)，并使其恢复正常心律的种有效的医疗救护仪器。显然，除颤器的性能优劣将直接关系到临床急救的效果。作者研制的心脏除颤器测试分析仪，可对除颤器的各功能参数，包括放电能量、最大电流及电压，同步触发延迟时间、除颤器放电时间等进行校准检验，且能模拟人体输出多种心率、多种导联的标准心电波形以及检定除颤器性能的特定波形，并兼有检测与心电信号同步的除颤放电功能。

在除颤器测试分析仪的.研制过程中，针对出现的干扰现象，分析了干扰现象，分析了干扰产生的原因及干扰的特点，采取了一些抗干扰措施，通过应用EMI(电磁干扰)滤波器，去除了放电脉冲在仪器内部所产生的强烈干扰，使除颤器测试分析仪工作稳定可靠，具有良好的电磁兼容性。

图1 仪器电路原理框图

1 系统的基本原理及干扰特点

本仪器以飞利浦单片机80C52为控制核心，完成对除颤器各项功能的测试分析，并通过接口电路对分析结果分析显示和传输，原理框图如图1所示。除颤器测试分析仪主要完成两部分功能：(1)完成对除颤器放电能量的准确测量;(2)准确、稳定地输出各种心电波形及测试波形。为检验除颤器的自动除颤功能及其特性参数要求分析仪能输出多种波形，包括具有多种导联输出的ECG(心电图)波且幅值可调，同时输出高幅值ECG信号、直流脉冲、方波、三角波、复合波、多种频率的正弦滤以及多种心律的标准R波。各种波形的输出通过数字合成，由程序产生的波形经D/A转换器输出，然后通过模拟电路变换成要求的输出模式。放电能量的检测是基于除颤器的高压放电脉冲通过模拟人体阻抗的模拟电阻(典型阻值为50Ω)放电，经衰减后送入可变增益放大器，变为A/D转换器的输入信号，然后进行处理和显示。

根据对仪器的要求，除完成各项功能外，在对除颤器的放电进行测试时，必须能够承受由放电脉冲带来的强烈干扰，不死机、不复位，在不采用干扰避开法、系统智能复位法等措施时，程序仍能正常执行。同时，由于仪器必须具有恢复放电脉冲波形的功能，测量模拟通道不能对放电信号采用滤波、浪涌阻尼等措施。这就对仪器的抗干扰性能提出了更高的要求。

系统的干扰源一部分是仪器内部数字电路、供电电源所产生的干扰以及仪器外部空间辐射电磁波干扰;另一部分干扰来自除颤器的放电脉冲。其干扰具如下特点：

(1)电压峰值高、能量大，最高电压可达5000V，最大放电能量可达360J;

(2)放电时间短，除颤器放电脉冲时间仅为10ms左右，脉冲前沿时间约为2ms;

电磁兼容性整改的几种方案 篇5

电磁兼容性整改的几种方法

EMC Retifying Methodsfor Electric and Electronic quipment 科学技术的发展使越来越多的电气和电子设备进入社会各个角落，电子技术渗透到各个方面。电气和电子设备的密度急剧增加，设备的发射功率越来越大，无线电频谱日益拥挤，致使有限空间的电磁环境日趋恶化，因此电磁兼容性是需要解决的关键问题。但由于我国电磁兼容起步比较晚，很多的电气和电子产品由于对电磁兼容性的考虑不足，致使一些电气和电子产品不合格，重新设计显然是不大切和实际的，所以电磁 兼容性的改变显得比较重要了。下边就笔者在实际工作中对电磁兼容性的整改作个小结。

首先，要根据实际情况对产品进行诊断，分析其干扰源所在及其相互干扰的途径和方式。再根据分析结果，有针对性的进行整改。一般来说主要的整改方法有如下几种。

1减弱干扰源

在找到干扰源的基础上，可对干扰源进行允许范围内的减弱，减弱源的方法一般有如下方法：a在IC的Vcc和GND之间加去耦电容，该电容的容量在001μF棗01μF之间，安装时注意电容器的引线，使它越短越好。b在保证灵敏度和信噪比的情况下加衰减器。如VCD、DVD视盘机中的晶振，它对电磁兼容性影响较为严重，减少其幅度就是可行的方法之一，但其不是唯一的解决方法。c还有一个间接的方法就是使信号线远离干扰源。

2电线电缆的分类整理

在电子设备中，线间耦合是一种重要的途径，也是造成干扰的重要原因，因为频率的因素，可大体分为高频耦合与低频耦合。因耦合方式不同，其整改方法也是不同的，下边分别讨论：

(1)低频耦合

低频耦合是指导线长度等于或小于1/16波长的情况，低频耦合又可分为电场和磁场耦合。

电场耦合的物理模型是电容耦合，因此整改的主要目的是减小分布耦合电容或减小耦合量，可采用如下的方法：a增大电路间距是减小分布电容的最有效的方法。b追加高导电性屏蔽罩，并使屏蔽罩单点接地能有效的抑制低频电场干扰。c追加滤波器可减小两电路间的耦合量。d降低输入阻抗，例如CMOS电路的输入阻抗很高，对电场干扰极其敏感，可在允许范围内在输入端并接一个电容或阻值较低的电阻。

磁场耦合的物理模型是电感耦合，其耦合主要是通过线间的分布互感来耦合的，因此整改的主要方法是破坏或减小其耦合量，大体可采用如下的方法：a追加滤波器，在追加滤波器时要注意滤波器的输入输出阻抗及其频率响应。b减小敏感回路与源回路的环路面积，即尽量使信号线或载流线与其回线靠近或扭绞在一体。c增大两电路间距，以便减小线间互感来减低耦合量。d若有可能，尽量使敏感回路与源回路平面正交或接近正交来降低两电路的耦合量。e用高导磁材料来包扎敏感线，可有效的解决磁场干扰问题，值得注意的是要构成闭和磁路，努力减小磁路的磁阻将会更加有效。

(2)高频耦合

高频耦合是指长于1/4波长的走线由于电路中出现电压和电流的驻波，会使耦合量增强，可采用如下的方法加以解决：a尽量缩短接地线，与外壳接地尽量采用面接触的方式。b重新整理滤波器的输入输出线，防止输入输出线间耦合，确保滤波器的滤波效果不变差。c屏蔽电缆屏蔽层采用多点接地。d将连接器的悬空插针接到地电位，防止其天线效应。

3改善地线系统

理想的地线是一个零阻抗，零电位的物理实体，它不仅是信号的参考点，而且电流流过时不会产生电压降。在具体的电气电子设备中，这种理想地线是不存在的，当电流流过地线时必然会产生电压降。据此可根据地线中干扰形成机理可归结为以下两点，第一，减小低阻抗和电源馈线阻抗。第二，正确选择接地方式和阻隔地环路，按接地方式来分有悬浮地、单点接地、多点接地、混合接地。如果敏感线的干扰主要来自外部空间或系统外壳，此时可采用悬浮地的方式加以解决，但是悬浮地设备容易产生静电积累，当电荷达到一定程度后，会产生静电放电，所以悬浮地不宜用于一般的电子设备。单点接地适用于低频电路，为防止工频电流及其他杂散电流在信号地线上各点之间产生地电位差，信号地线与电源及安全地线隔离，在电源线接大地处单点连接。单点接地主要适用于频率低于3MHz的情况。多点接地是高频信号唯一实用的接地方式，在射频时会呈现传输线特性，为使多点接地的有效性，当接地导体长度超过最高频率1/8波长时，多点接地需要一个等电位接地平面。多点接地适用于300KHz以上。混合接地适用于既然有高频又有低频的电子线路中。4屏蔽

屏蔽是提高电子系统和电子设备电磁兼容性能的重要措施之一，它能有效的抑制通过空间传播的各种电磁干扰。屏蔽按机理可分为磁场屏蔽与电场屏蔽及电磁屏蔽。电场屏蔽应注意以下几点：a选择高导电性能的材料，并且要有良好的接地。b正确选择接地点及合理的形状，最好是屏蔽体直接接地。磁场屏蔽通常只是指对直流或甚低频磁场的屏蔽，其屏蔽效能远不如电场屏蔽和电磁屏蔽，磁屏蔽往往是工程的重点，磁屏蔽时：a要选用铁磁性材料。b磁屏蔽体要远离有磁性的元件，防止磁短路。c可采用双层屏蔽甚至三层屏蔽。d屏蔽体上边的开孔要注意开孔的方向，尽可能使缝的长边平行于磁通流向，使磁路长度增加最少。一般来说，磁屏蔽不需要接地，但为防止电场感应，还是接地为好。电磁场在通过金属或对电磁场有衰减作用的阻挡体时，会受到一定程度的衰减，即产生对电磁场的屏蔽作用。在实际的整改过程中视具体需要而定选择何种屏蔽及屏蔽体的形状、大小、接地方式等。

5改变电路板的布线结构

有些频率点是通过电路板上走线分布参数所决定的，通过前述方法不大有用，此类整改通过在走线中增加小的电感、电容、磁珠来改变电路参数结构，使其移到限值要求较高的频率点上。对于这类干扰，要想从根本上解决其影响，就要重新布线。

电磁兼容作业 篇6

姓名：赵军

学号：S20060151

电源电磁兼容原理及抑制方法

随着电子设备的大量应用，电源在这些设备中的地位越来越重要，而开关变换器由于体积小、重量轻、效率高等特点，在电源中占的比重越来越大。开关电源大多工作在高频情况下，在开关器件的开关过程中，寄生元件（如寄生电容、寄生电感等）中能量的高频变化产生了大量的电磁干扰（Electromagnetic Interference，EMI）。

EMI信号占有很宽的频率范围，又有一定的幅度，经过在电路、空间中的传导和辐射，污染了周围的电磁环境，影响了与其它电子设备的电磁兼容（Electromagnetic Compatibility）性。随着近年来各国对电子设备的电磁干扰和电磁兼容性能要求的不断提高，对电磁干扰以及新的抑制方法的研究已成为开关电源研究中的热点。

本文对电磁干扰产生、传播的机理进行了简要的介绍，重点总结了几种近年来提出的抑制开关电源电磁干扰产生及传播的新方法。1 电磁干扰的产生和传播方式

开关电源中的电磁干扰分为传导干扰和辐射干扰两种。通常传导干扰比较好分析，可以将电路理论和数学知识结合起来，对电磁干扰中各种元器件的特性进行研究；但对辐射干扰而言，由于电路中存在不同干扰源的综合作用，又涉及到电磁场理论，分析起来比较困难。下面将对这两种干扰的机理作一简要的介绍。1.1 传导干扰的产生和传播

传导干扰可分为共模（Common Mode-CM）干扰和差模（Differential Mode-DM）干扰。由于寄生参数的存在以及开关电源中开关器件的高频开通与关断，使得开关电源在其输入端（即交流电网侧）产生较大的共模干扰和差模干扰。1.1.1 共模（CM）干扰

变换器工作在高频情况时，由于dv/dt很高，激发变压器线圈间、以及开关管与散热片间的寄生电容，从而产生了共模干扰。如图1所示，共模干扰电流从具有高dv/dt的开关管出发流经接地散热片和地线，再由高频LISN网络（由两个50Ω电阻等效）流回输入线路。

图1 典型开关变换器中共模、差模干扰的传播路径

根据共模干扰产生的原理，实际应用时常采用以下几种抑制方法： 1）优化电路器件布置，尽量减少寄生、耦合电容。

2）延缓开关的开通、关断时间。但是这与开关电源高频化的趋势不符。3）应用缓冲电路，减缓dv/dt的变化率。1.2.2 差模（DM）干扰

开关变换器中的电流在高频情况下作开关变化，从而在输入、输出的滤波电容上产生很高的di/dt，即在滤波电容的等效电感或阻抗上感应了干扰电压。这时就会产生差模干扰。故选用高质量的滤波电容（等效电感或阻抗很低）可以降低差模干扰。

1.2 辐射干扰的产生和传播

辐射干扰又可分为近场干扰〔测量点与场源距离<λ/6（λ为干扰电磁波波长）〕和远场干扰（测量点与场源距离>λ/6）。由麦克斯韦电磁场理论可知，导体中变化的电流会在其周围空间中产生变化的磁场，而变化的磁场又产生变化的电场，两者都遵循麦克斯韦方程式。而这一变化电流的幅值和频率决定了产生的电磁场的大小以及其作用范围。在辐射研究中天线是电磁辐射源，在开关电源电路中，主电路中的元器件、连线等都可认为是天线，可以应用电偶极子和磁偶极子理论来分析。分析时，二极管、开关管、电容等可看成电偶极子；电感线圈可以认为是磁偶极子，再以相关的电磁场理论进行综合分析就可以了。

图2是一个Boost电路的空间分布图，把元器件看成电偶极子或磁偶极子，应用相关电磁场理论进行分析，可以得出各元器件在空间的辐射电磁干扰，将这些干扰量迭加，就可以得到整个电路在空间产生的辐射干扰。关于电偶极子、磁偶极子，可参考相关的电磁场书籍，此处不再论述。

图2 Bosst电路在三维空间的分布

需要注意的是，不同支路的电流相位不一定相同，在磁场计算时这一点尤其重要。相位不同一是因为干扰从干扰源传播到测量点存在时延作用（也称迟滞效应）；再一个原因是元器件本身的特性导致相位不同。如电感中电流相位比其它元器件要滞后。迟滞效应引起的相位滞后是信号频率作用的结果，仅在频率很高时作用才较明显（如GHz级或更高）；对于功率电子器件而言，频率相对较低，故迟滞效应作用不是很大。2 几种新的电磁干扰抑制方法

在开关电源产生的两类干扰中，传导干扰由于经电网传播，会对其它电子设备产生严重的干扰，往往引起更严重的问题。常用的抑制方法有：缓冲器法，减少耦合路径法，减少寄生元件法等。近年来，随着对电子设备电磁干扰的限制越来越严格，又出现了一些新的抑制方法，主要集中在新的控制方法与新的无源缓冲电路的设计等几个方面。下面分别予以介绍。2.1 新的控制方法—调制频率控制

干扰是根据开关频率变化的，干扰的能量集中在这些离散的开关频率点上，所以很难满足抑制EMI的要求。通过将开关信号的能量调制分布在一个很宽的频带上，产生一系列的分立边频带，则干扰频谱可以展开，干扰能量被分成小份分布在这些分立频段上，从而更容易达到EMI的标准。调制频率（Modulated Frequency）控制就是根据这种原理实现对开关电源电磁干扰的抑制。最初人们采用随机频率（Randomized Frequency）控制[1]，其主要思想是，在控制电路中加入一个随机扰动分量，使开关间隔进行不规则变化，则开关噪声频谱由原来离散的尖峰脉冲噪声变成连续分布噪声，其峰值大大下降。具体办法 是，由脉冲发生器产生两种不同占空比的脉冲，再与电压误差放大器产生的误差 信号进行采样选择产生最终的控制信号。其具体的控制波形如图3(a)所示。

(a)随机频率控制原理波形图

(b)调制频率控制原理波形图 图3 两种不同的频率调制波形

但是，随机频率控制在开通时基本上采用PWM控制的方法，在关断时才采用随机频率，因而其调制干扰能量的效果不是很好，抑制干扰的效果不是很理想。而最新出现的调制频率控制则很好地解决了这些问题。其原理是，将主开关频率进行调制，在主频带周围产生一系列的边频带，从而将噪声能量分布在很宽的频带上，降低了干扰。这种控制方法的关键是对频率进行调制，使开关能量分布在边频带的范围，且幅值受调制系数β的影响（调制系数β=Δf/fm，Δf为相邻边频带间隔，fm为调制频率），一般β越大调制效果越好[2][3]，其控制波形如图3(b)所示。

图4即为一个根据调制频率原理设计的控制电路。各种控制方法可以在不影响变换器工作特性的情况下，很好地抑制开通、关断时的干扰。

图4 一个典型的调制频率控制电路

2.2 新的无源缓冲电路设计

开关变换器中电磁干扰是在开关管开关时刻产生的。以整流二极管为例，在开通时，其导通电流不仅引起大量的开通损耗，还产生很大的di/dt，导致电磁干扰；而在关断时，其两端的电压快速升高，有很大的dv/dt，从而产生电磁干扰。缓冲电路不仅可以抑制开通时的di/dt、限制关断时的dv/dt，还具有电路简单、成本较低的特点，因而得到了广泛应用。但是传统的缓冲电路中往往采用有源辅助开关，电路复杂不易控制，并有可能导致更高的电压或电流应力，降低了可靠性。因此许多新的无源缓冲器应运而生，以下分别予以总结介绍。2.2.1 二极管反向恢复电流抑制电路

对于图5(a)的Boost电路，Q1开通后，D1将关断。但由于此前D1上的电流为工作电流，要降为零，其dv/dt将很高。D1的关断只能靠反向恢复电流尖峰，而现有的抑制二极管反向恢复电流的方法大多只适用于特定的变换器电路，而且只对应某一种的输入输出模式，适用性很差。国外有人提出了图5(b)的电路[6]，可以较好地解决这一缺陷。

图5(b)的关键在于把一个辅助二极管（D2）、一个小的辅助电感（L2）与主功率电感（L1）的部分线圈串联，然后与主二极管（D1）并联。其工作原理是，在Q1开通时，利用辅助电感及辅助二极管构成的辅助电路进行分流，使主二极管D1上的电流降为零，并维持到Q1关断。由于电感L2的作用，辅助二极管D2上的反向恢复电流是很小的，可以忽略。

(a)Boost电路

(b)二极管反向恢复电路

图5 Boost电路及其二极管反向恢复电路

这种方法除了可用于一般的变换器电路，以限制主二极管的反向恢复电流，还可以用在输入输出整流二极管的恢复电流抑制上。图6是这种应用的举例。这种技术应用在一般的电源电路里，都可以获得有效抑制反向恢复尖峰电流、降低EMI、减少损耗提高效率的效果。

(a)输入整流电路

(b)输出整流电路 图6 输入输出整流二极管反向恢复电流抑制电路

2.2.2 无损缓冲电路

在变换器电路中，主二极管反向恢复时，会对开关管造成很大的电流、电压应力，引起很大的功耗，极易造成器件的损坏。为了抑制这种反向恢复电流，减少损耗，而提出了一种无损缓冲电路[5]，如图7所示。

图7 无损缓冲电路

其主要工作原理是，主开关Q开通时的di/dt应力、关断时的dv/dt应力分别受L1、C1所限制，利用L1、C1、C2之间相互的谐振及能量转换，实现对主二极管D反向恢复电流的抑制，使开关损耗、EMI大大减少。不仅如此，由于开通时C1上的能量转移到C2，关断时C2和L1上的能量转移到负载，这种缓冲电路的损耗很低，效率很高。2.2.3 无源补偿技术

传统的共模干扰抑制电路如图8所示。为了使通过滤波电容Cy流入地的漏电流维持在安全范围，Cy的值都较小，相应的扼流线圈LCM就变大，特别是由于LCM要传输全部的功率，其损耗、体积和重量都会变大。应用无源补偿技术，则可以在不影响主电路工作的情况下，较好地抑制电路的共模干扰，并可减少LCM、节省成本。

图8 共模干扰滤波器 由于共模干扰是由开关器件的寄生电容在高频时的dv/dt产生的，因此，用一个额外的变压器绕组在补偿电容上产生一个180°的反向电压，产生的补偿电流再与寄生电容上的干扰电流迭加，从而消除干扰。这就是无源补偿的原理。

图9(a)为加入补偿电路的隔离式半桥电路。由于半桥、全桥电路常用于大功率场合，滤波电感LCM较大，所以补偿的效果会更明显。该电路在变压器上加了一个补偿线圈Nc，匝数与原边绕组一样；补偿电容CCOMP的大小则与寄生电容CPARA一样。这样一来，工作时的Nc使CCOMP产生一个与CPARA上干扰电流大小相同、方向相反的补偿电流，迭加后消除了干扰电流。补偿线圈不流过全部的功率，仅传输干扰电流，补偿电路十分简单。

同样，对于图9(b)中的正激式电路，利用其自身的磁复位线圈，可以更加方便地实现补偿。无源补偿技术还可以应用于非隔离式的变换器电路中，如图10所示，原理是一样的。

(b)带补偿电路的正激电路

(a)带补偿电路的隔离式半桥电路

图9 两种无源补偿电路

(a)Boost电路

(b)Buck电路

图10 带补偿电路的非隔离式Boost、Buck电路

需要注意的是，无源补偿技术有一定的应用条件，它受开关电流、电压的上升、下降时间，以及变压器结构等因素的影响，特别当变压器的线间耦合电容远大于寄生电容时，干扰电流不经补偿线圈而直接进入大地，此时抑制效果就不很理想。3 结语

产生噪声的来源很多，如外来干扰、机械振动、电路设计不当、元器件选择不当以及结构布局或布线不合理等。在开关变换器中，功率三极管和二极管在开－关过程中所产生的射频能量是干扰的主要来源之一。由于频率较高，或以电磁能的形式直接向空间辐射（辐射干扰），或以干扰电流的形式沿着输入、输出导线传送（传导干扰），其中后者的危害更为严重。

高速电路板电磁兼容性分析 篇7

国际电气技术委员会 (IEC) 的IC EMC标准由IEC专业委员会 (SC) 47A-集成电路主持, 它是IEC技术委员会 (TC) 47-半导体设备的一部分。SC47A创建了工作组WG9去准备测试过程和测量方法的国际标准以评估ICs的EMC。

WG9的工作程序包括射频 (RF) 辐射和射频抗干扰的一系列标准。并尽可能的将其为标准化的测试方法的准备与行业内及国内标准组织标准化的方法相协调, 包括但不局限于, 美国自动化工程师组织 (SAE) 和德国VDE标准协会。

1 IEC之IC辐射测量标准

对IC的传导或辐射的射频干扰的测量, 可得到一个应用中关于射频辐射的可能性和严重性的有用信息。SC47A WG9开展了IEC61967标准课题。该标准包括六部分:一个总体的指引文件和五个辐射测试方法。IEC 61967的每个部分在以下内容中描述并在表1中汇总。

2 IEC61967标准辐射测试方法介绍

2.1 辐射干扰, 横电磁波TEM和宽带横电磁波室TEM cell方法

IEC 61967的第二部分定义了一个IC辐射电磁干扰的测量方法。在测设备固定在一个IC EMC测试板上, 安装于横电磁波室或宽带横电磁波室的顶部或底部配套开口处, 由图1所示。在测设备朝向室内部, 而支持电路保持在室外部。在测设备至少按两个方向测试以捕获总辐射量。

2.2 辐射干扰, 表面扫描法

IEC 61967的第三部分定义了一个通过扫描封装或硬模表面上的近场探头测量IC辐射电磁干扰的方法。一个测试布置的例子由图2所示。在测设备可以被安装在一个IC EMC测试板或者一个应用板上, 装在一个测试固定装置上以保证稳定性。可以用一系列探头做表面扫描, 包括电场探头, 磁场探头, 和组合式电磁场探头。

2.3 传导干扰, 1/150欧姆法

IEC 61967的第四部分标准定义了一个判定IC的传导电磁干扰的方法, 通过测量如图3所示标准负载间形成的射频电压。该方法定义了测量IC电源管脚和信号管脚 (输入, 输出, 双工) 传导干扰的过程。

2.4 传导干扰, 法拉第笼测试平台 (WBFC) 方法

IEC 61967的第五部分标准定义了一个方法测量在所指定的共模点的传导电磁辐射, 以估计在一应用中连接电线的辐射干扰。在测设备可固定在一个IC EMC测试板上或一个满足WBFC方法大小限制的应用板上。所有输入, 输出和电源连接经过滤波并连接上共模电感, 测量标准所规定的PCB各点的传导噪声。测试设置图由图4所示。

3 结语

集成电路 (ICs) 的电磁兼容性 (EMC) 的鉴定正受到越来越多的关注, 本文介绍了IEC61967中关于集成电路电磁辐射的几种测试方法, 这些方法已经作为一种通用的电磁辐射测试标准。

参考文献

[1]IEC.61967-1, Integrated Circuits:Measurement of Electromagnetic Emissions, 150k Hz.to.1.GHz.Part.1.General.Conditions.and.Definition, International.Electro-technical Commission, Geneva, Switzerland, March.2002.

[2]IEC.61967-2, Integrated.Circuits:Measurement.of.Electromagnetic.Emissions, 150k Hz.to.1.GHz, Part.2.Measurement.of.Radiated Emissions, TEM-cell.and.Wideband TEM-cell.Method, International.Electro-technical.Commission, Geneva.Switzerland.October.2001, Draft 47A/619/NP.

电磁兼容设计及其应用 篇8

摘要：以实际工程中常遇到的电磁兼容问题为背景，简要地介绍了有关电磁干扰及有关抗干扰措施方面的内容。通过对接地方法、屏蔽思想和滤波手段的详细论述和独到见解，提出了系统电磁兼容的设计思想以及解决方法，并对实际工作中常见的干扰、滤波及接地等电磁兼容现象给出相应分析与解决建议。

关键词：电磁兼容；抗干扰措施；滤波手段；屏蔽；接地方法

0 引言

电磁兼容技术是一门迅速发展的交叉学科，涉及电子、计算机、通信、航空航天、铁路交通、电力、军事以至人民生活各个方面。在当今信息社会，随着电子技术、计算机技术的发展，一个系统中采用的电气及电子设备数量大大增加，而且电子设备的频带日益加宽，功率逐渐增大，灵敏度提高，联接各种设备的电缆网络也越来越复杂，因此，电磁兼容问题日显重要。基本概念和术语 1．1 电磁兼容性定义

所谓电磁兼容性(EMC)是指电子线路、系统相互不影响，在电磁方面相互兼容的状态。IEEE C63．12-1987规定的电磁兼容性是指“一种器件、设备或系统的性能，它可以使其在自身环境下正常工作并且同时不会对此环境中任何其他设备产生强烈电磁干扰”。1．2 电磁干扰三要素

一个系统或系统内某一线路受电磁干扰程度可以表示为如下关系式：

式中：G为噪声源强度；C为噪声通过某种途径传到受干扰处的耦合因素；I为受干扰设备的敏感程度。

G，C，I这三者构成电磁干扰三要素。电磁干扰抑制技术就是围绕这三要素所采取的各种措施，归纳起来就是：抑制电磁干扰源。切断电磁干扰耦合途径；降低电磁敏感装置的敏感性。

1．3 地线的阻抗与地环流 1．3．1 地线的阻抗

电阻指的是在直流状态下导线对电流呈现的阻抗，而阻抗指的是交流状态下导线对电流的阻抗，这个阻抗主要是由导线的电感引起的。如果将10 Hz时的阻抗近似认为是直流电阻，当频率达到10 MHz时，它的阻抗是直流电阻的1 000～100 000倍。因此对于射频电流，当电流流过地线时，电压降是很大的。为了减小交流阻抗，一个有效的办法是多根导线并联，以减少和地线之间的电感。当两根导线并联时，其总电感L为：

1．3．2 地环流

由于地线阻抗的存在，当电流流过地线时，就会在地线上产生电压。这种干扰是由电缆与地线构成的环路电流产生的，因此成为地环路干扰，如图1所示。

式中：L1是单根导线的电感；M是两根导线之间的互感。

1．4 公共阻抗干扰 1．4．1 公共阻抗耦合定义

当两个电路共用一段地线时，由于地线的阻抗，一个电路的地电位会受另一个电路工作电流的影响。这样一个电路中的信号会耦合到另一个电路，这种耦合称为公共阻抗耦合，如图2所示。

1．4．2 消除公共阻抗耦合措施

消除公共阻抗耦合的途径有两个，一个是减小公共地线部分的阻抗，另一个方法是通过适当的接地方式避免容易相互干扰的电路共用地线，一般要避免强电电路和弱电电路共用地线，数字电路和模拟电路共用地线。电磁干扰的抑制方法

电磁干扰的抑制方法很多，基本方法有三种，即接地、屏蔽和滤波。每种方法在电路与系统的设计中各有独特作用，但在使用上又是相互关联。如良好的接地可降低设备对屏蔽和滤波的要求，而良好的屏蔽也能降低对滤波的要求。2．1 接地

接地从表面上看是十分简单的事情，实际上是最难的技术。造成这种情况的原因是对于接地没有一个很系统的理论或模型，因此接地设计在很大程度上依赖设计师的直觉，依赖他对“接地”这个概念的理解程度和经验。2．1．1 接地的分类

根据使用功能的不同，可以把接地分成如下几种形式：

(1)安全接地：使用交流电的设备必须通过黄绿色安全地线接地，否则当设备内的电源与机壳之间的绝缘电阻变小时，会因为漏电而导致电击伤害。

(2)雷电接地：设施的雷电保护系统是一个独立系统，由避雷针、下导体和与接地系统相连的接头组成。该接地系统通常与安全接地接在一起。雷电放电接地仅对设施而言，设备没有这个要求。

(3)电磁兼容接地：出于电磁兼容设计而要求的接地，包括：

屏蔽接地 为了防止由电路之间的寄生电容产生的相互干扰，必须进行隔离和屏蔽，用于隔离和屏蔽的金属必须接地。

滤波器接地 滤波器中一般都包含信号线或电源线到地的旁路电容，当滤波器不接地时，这些电容就处于悬浮状态，起不到旁路的作用。

噪声和干扰抑制 对内部噪声和外部干扰的控制，应将设备或系统上的某些点与地相连，从而为干扰信号提供“最低阻抗”通道。

电路参考 电路之间信号要正确传输，必须有一个公共电位参考点，这个公共电位参考点就是地。因此所有互相连接的电路必须接地。

一般在设计要求时仅明确安全和雷电防护接地的要求，其他均隐含在用户对系统或设备的电磁兼容要求中。2．1．2 设备的信号接地

设备的信号接地，是以设备中某一点或一块金属薄板来作为信号的接地参考点，它为设备中的所有信号提供了一个公共参考电位。

实际应用中有几种基本的信号接地方式，即浮地、单点接地、多点接地和混合接地。

(1)浮地

采用浮地的目的是将设备与公共接地系统，或可能引起环流的公共导线隔离开。浮地的最大优点是抗干扰性能好。缺点是由于设备不与公共地相连，容易在两者间造成静电积累，当电荷积累到一定程度后，在设备地与公共地之间的电位差可能引起剧烈的静电放电，而成为破坏性很强的干扰源。一个折衷方案是在浮地与公共地之间跨接一个阻值很大的泄放电阻，用以释放所积聚的电荷。实现设备的浮地可采用变压器隔离或光电隔离。

(2)单点接地

单点接地是指在一个电路或设备中只有一个物理点被定义为接地参考点，凡需要接地的点都被接至这一点，如图3所示。对一个系统，如采用单点接地，则系统中的每个设备都有自己的单点接地点，然后各设备的“地”再与系统中惟一指定的参考接地点相连。

单点接地的缺点是当系统工作频率很高时，以致信号的波长可与接地线长度相比拟时(如达到1／4波长)，接地线就不能作为一根普通连接线考虑，它会呈现某种电抗效应，使接地效果不理想，此时可以采用多点接地的方法。

(3)多点接地

多点接地指设备中凡需要接地的点都直接接到距它最近的接地平面上，以便使接地线最短，如图4所示。这里说的接地平面可以是设备的底板、专用接地母线，甚至是设备的机架。

多点接地的优点是简单，凡需要接地的点都可以就近接地，由于接地电感的减小，使地线上的高频噪声大为减少。所以多点接地在高频下使用效果更佳。

单点接地与多点接地的分界常以流通信号波长λ的0．05倍为界，凡单点接地线长度达到0．05λ以上时，就应当用多点接地。2．1．3 设备的接大地

(1)设备的接大地

实际应用中，除认真考虑设备内部的信号接地外，通常还要将设备的信号地、机壳与大地连在一起，并以大地作为设备的接地参考点。设备接大地的目的有三个：

①设备的安全接地，保证了操作人员的安全；

②释放机箱上所积聚的电荷，避免因电荷积聚使机箱电位升高，造成电路工作的不稳定；

③避免设备在外界电磁环境的干扰下造成设备对大地的电位发生变化，引起设备工作的不稳定。

如能将接地与屏蔽、滤波等技术配合使用，对提高设备的电磁兼容性可起到事半功倍的作用。

(2)接大地的方法与接地电阻

判断接大地有效性的重要指标是接地电阻。接地电阻除与接地电极的制作方式有关外，也和大地自身的性质有关。

正确的接大地方法是用直径1～2 cm的铜棒(长2～4 m)打入地下，深度在2 m以上。一根铜棒的接地电阻在25 Ω左右，这对一些小功率电气设备已经够用。若要达到更小的接地电阻，可增加铜棒附近地域的盐分和水分，还可将几根铜棒互连成网。一般接地电阻以10 Ω为设计目标。2．2 屏蔽

用金属材料将设备内部产生噪声的区域封闭起来的方法称为屏蔽。屏蔽能有效抑制通过空间传播的电磁干扰。采用屏蔽的目的有两个：一是限制设备内部的辐射电磁能越出某一区域；二是防止外部的辐射电磁能进入设备内部。

按屏蔽所起的作用可分为电场屏蔽、磁场屏蔽和电磁场屏蔽三种。2．2．1 电场屏蔽

电场屏蔽就是用导体将噪声源(或被屏蔽物体)包围起来，然后接地，以达到屏蔽的目的。由于导体表面的反射损耗很大，很薄的材料(铝箔、铜箔)也有很好的屏蔽效果。另外，机箱上即使有缝隙，也不会产生太大的影响。2．2．2 磁场屏蔽

磁场屏蔽通常是指对直流或低频磁场的屏蔽，其屏蔽效果比电场的屏蔽要困难得多。

磁场屏蔽的主要原理是利用屏蔽体的高导磁率、低磁阻特性对磁通所起的磁分路作用，使屏蔽体内部的磁场大大削弱。当要屏蔽外部强磁场时，要求外层屏蔽体选用不易磁饱和的材料，如硅钢等；内层则用容易达到饱和的高导磁材料。反之，屏蔽体的材料使用次序也需颠倒过来。两层屏蔽体在安装时要注意彼此间的磁路绝缘。若屏蔽体无接地要求，可用绝缘材料作支撑；如要求接地，可用非铁磁材料的金属作支撑。2．2．3 电磁场屏蔽

电磁场屏蔽的目的是要阻止电磁场在空间传播。

电磁场屏蔽可采用如下方法：

反射 金属表面对电磁波的反射作用。

吸收 电磁波在进入屏蔽体内部时，会被屏蔽体金属所吸收。

反射和吸收 电磁波透过金属到达屏蔽体另一表层时，在金属与空气交界面上会再次形成反射，重返屏蔽体内部，结果在屏蔽体内部形成多次反射和吸收现象(当然最终还会有少量电磁波透过屏蔽体而进入被保护空间)。

因此，电磁屏蔽是基于金属材料对电磁波的反射和吸收两个作用来完成的。2．3 滤波

针对不同的干扰，应采取不同的抑制方法和器件，下面对不同的抑制器件分别作简要叙述。

2．3．1 专用供电线路

只要通过对供电线路进行简单处理就可以获得一定的干扰抑制效果。例如在三相供电系统中把一相作为干扰敏感设备的供电电源；把另一相作为外部设备的供电电源；再把第三相作为常用测试仪器或其他辅助设备的供电电源。这样可减少设备之间的相互干扰，同时也有利于三相平衡。在现代电子系统中，由于配电线路中非线性负载的使用，造成线路中谐波电流的存在，而谐波分量在中线里不能相互抵消，而是叠加，因此尽量采用较粗的中线，以减小线路阻抗，降低干扰。2．3．2 瞬变干扰抑制器件

瞬变干扰抑制器件包括气体放电管、金属氧化物压敏电阻、硅瞬变吸收二极管和固体放电管等多种。其中金属氧化物压敏电阻和硅瞬变吸收二极管的工作原理与普通的稳压管类似，是箝位型的干扰吸收器件；而气体放电管和固体放电管是能量转移型干扰吸收器件。结语