集成电路（精选8篇）
学生姓名：赵承鹏
学生学号：20072130
专业班级：07集成01班
完成时间：2011年2月
实习目的通过本次实习使所学知识能够从理论高度上升到实践高度，更好的实现理论和实践的结合。
通过本次实习来亲身感受layout版图设计的过程，同时更好的学习和了layout版图设计的工艺与方法。
通过本次实习掌握一定的EDA工具（Cadence）使用方法，提高自身的专业技能，为毕业就业做好准备。
实习时间
2011年2月
实习地点
天津市滨海新区集成电路设计服务中心
实习内容
1、培训机构介绍
天津滨海新区集成电路设计服务中心（BICDS)是政府全资建设的非盈利机构。是天津经济技术开发区大力扶持集成电路设计产业规划的重要组成部分。中心以完善的政策及服务体系，通过提供研发费用、软件费用、MPW费用补贴及增值税全额财政补贴等政策，辅以研发—产品—市场的一站式解决方案，为企业打造最具竞争力成长及发展环境。
2、培训内容
Cadence Assura Verification培训
针对EDA工具（Cadence）使用及方法的培训，Cadence 是一个大型的EDA 软件它几乎可以完成电子设计的方方面面，包括ASIC 设计FPGA 设计和PCB 板设计与众所周知的EDA 软件Synopsys相比Cadence 的综合工具略为逊色然而Cadence 在仿真电路图设计自动布局布线版图设计及验证等方面却有着绝对的优势Cadence 与Synopsys的结合可以说是EDA 设计领域的黄金搭档此外Cadence 公司还开发了自己的编程语言skill,并为其编写了编译器由于skill 语言提供编程接口甚至与C 语言的接口所以可以以Cadence 为平台进行扩展用户还可以开发自己的基于Cadence 的工具实际上整个Cadence 软件可以理解为一个搭建在skill语言平台上的可执行文件集。
Cadence平台的启动
使用用户名和密码登陆入服务器。
右击桌面，在弹出菜单中单击open Terminal。
在弹出的终端中键入Unix命令icfb&然后按回车启动Cadence。
Cadence启动完成后，关闭提示信息。设计项目的建立
点击Tools-Library Manager启动设计库管理软件。
点击File-New-Library 新建设计库文件。
在弹出的菜单项中输入你的设计库的名称，比如My Design,点击OK。选择关联的工艺库文件，点击OK。
在弹出的菜单中的Technology Library下拉菜单中选择需要的工艺库，然后单击OK
设计的项目库文件建立完成，然后我们在这个项目库的基础上建立其子项目。点击选择My Design，然后点击File-New-Cell View。
输入子项目的名称及子项目的类型，这设计版图之前我们假定先设计原理图：所以我们选择Composer-Schematic，然后点击OK。
进入原理图编辑平台 原理图设计
输入器件：点击Instance按键或快捷键I插入器件。
查找所需要的器件类型-点击Browse-tsmc35mm-pch5
点击Close
更改器件参数，主要是宽和长。
点击Hide，在编辑作业面上点击插入刚才设定的器件。
如果想改参数器件，点击选择该器件，然后按Q，可以修改参数器件
使用同样的方法输入Nmos,工艺库中叫nch5.点击Wire(narrow)手动连线。
完成连线后，输入电源标志和地标志：在analogLib库中选择VDD和
GND，输入电源线标示符。
接输入输出标示脚：按快捷键P，输入引脚名称in, Direction选择input,点击Hide，并且和输入线连接起来。同理设置输出引脚Out。
版图初步
建立新的Cell，点击File-New-Cell View 还是建立名称为inv的版图编辑文件，Tool选择Virtuoso版图编辑软件，点击OK，关闭信息提示框。进入版图编辑环境
插入pmos和nmos器件且设置器件参数，点击Hide，然后放置pch5版
图。使用同样的方法放置Nch5管的版图。然后按“shift+f”显示器件具体每层图形（再按ctrl+f隐藏）
编辑几何图形进行连线-多晶硅，选择POLY1，多晶硅。
选择Polygon编辑几何图形，把Nmos的栅极和Pmos的栅极相连。
使用同样的方法连接器件的漏极和源端。
完成后使用版图验证系统进行DRC（设计规则检查）。
实习心得
本演讲根据半导体技术“由简入繁”、又“化繁为简”的螺旋式发展史事, 探讨主流半导体技术的发展哲理, 供大家参考讨论。
发展历程
根据IC Knowledge的归纳[1], 可以把集成电路 (IC) 的发展历程划分为四个阶段:即奠定基础、激情创新、昂首阔步和走向成熟, 每阶段大约20年。
“奠定基础”发生于上世纪四五十年代, 此阶段发明或提出了晶体管、集成电路、平面工艺以及Si材料、CMOS等涉及器件“物理基础”、“基本结构”、“制造工艺”和“集成方法”等一系列基础技术和方法。
“激情创新”发生于上世纪六七十年代, 主要是产业技术扩散阶段。诞生了EPROM、DSP、DRAM、MPU等。当时有两个非常重要的发现, 一个是等比例缩小, 推动器件小型化;另一个是摩尔定律, 推动器件集成化;这两个堪称是半导体技术的发展引擎。这时候制造装备 (可视为晶圆制造的“基因”) 业开始兴起, 设计工具也涌现了出来。
“昂首阔步”发生于上世纪八九十年代, 在此之前, 大方向都已经定了, 这时晶圆尺寸、集成规模、产业规模…等等只是顺续扩大, 而产业技术则按“路线图”发展, 即在已知规律下推测未来的发展, 是一种逻辑的延伸。这里要指出的是, 虽然第一代CMOS DRAM是在1983～1984年间推出的, 但是CMOS早在奠定基础阶段就已经“发明”了。
“走向成熟”阶段大致从2000年开始到CMOS技术的“终结”。近年来, 在认识上大多共识到硅技术寿限大约在2020年前;而在实践中则从“拜速度论”向“应用为王”思路转移, 发生了一些重大事件, 例如出现了“双核年”, Fabless (无生产线的公司) 模式由怀疑到肯定并成为产业亮点等等。
发展哲理
从发展的前两个历程, 我们可以看到IC产业“确定了器件缩小 (等缩比) 、集成做大 (摩尔定律) 两大引擎, 即如何做到又小又好!”而后两个历程则“全部基于冯·诺依曼范式和固体能带论”, “抬头拉车”, 阔步向前, “即如何化繁为简, 做得规则、标准!”
因此, 从纯产业技术这个角度看, 我们可以把这个产业的“发展哲理”归纳为:“小”就是美 (目标) , 崇尚“简约” (使命) , 倚重“左脑” (思路) 三大特点。
“小”就是美
可从机制、性能、成本、功能、融合等五个角度来看。机制是比例缩小, 体现了“小 (尺寸) 与大 (规模) 螺旋式前进, 低 (价格) 与高 (性能) 辩证统一”。成本无论从每MIPS成本, 或每个晶体管的成本看, 都在大幅度下降。芯片功能越来越丰富, 尤其是现在的移动多功能装置, 具有通信以外、越来越多的功能。融合的前景巨大, 现在是硬件与软件融合, 今后将是产业的融合。
崇尚“简约”
体现在材料、结构、制程、设计和应用五个方面。大自然恩赐了人类一种奇异的材料, 它既便宜又丰富, 既简单又复杂。在MOS结构中, “两点一线”构成了一个有源器件, 并兼具“低进高出”的优异特性;而CMOS结构则具有“功”尽其用, “耗”节其尽的特点。制程采用基于平台的“印刷”。产品则是基于平台的设计, 即把数以万计的以“实”元件为基础的系统设计, 简化为按某些约束条件下的“虚”元件的“即插即用”“堆积”。应用方面, 由于IC集成的深度、广度与成熟度的演进, 使得终端产品和应用本身都大大地“简约化”了, 例如手机集成度越来越高, 并把“方案”都“集成”进去, 不仅仅做手机简单—出现了“山寨”现象, 而且使用也“傻瓜”化了。
倚重“左脑”
左脑负责理性推理, 属于普通脑;右脑负责感性跳跃, 是天才脑。IC发展倚重的是“左脑”, 按照逻辑推理思路发展, 可以体现在核心结构、核心工具和核心应用 (计算模式) 三部分。核心结构就是如何把晶体管的特征尺寸做小, 原来认为32nm是一个坎, 但IBM在22nm时仍然采用传统的平面栅结构;而把晶体管尺寸缩小的核心工具 (图形转移工具) 依然依赖于光学方法, 遵循简单的瑞利公式;至于核心应用则涉及到计算模式问题, 由于冯·诺依曼范式积累了太多的人类知识, 不会被轻易抛弃, 所以一定会继续延用。
当然, 技术革新仍然没有停止, 只是这些革新都是在原有“基本模式”中的螺旋前进。例如核心结构没有突破MOS结构, 过去是金属铝栅, 现在是金属铪栅, 是一种在原有模式上的螺旋式上升。其他也类似, 都是基于旧原理上的逻辑延伸和传承更新。
几点启示
●从发展哲理中看成功的诀窍。即基于最普通的材料、最完美的匹配;采用最巧妙的“缩扩”实现了最辨证的技术与经济“轮回”。
●从发展哲理中思考颠覆性突破。Si-CMOS由于本身的物理限制, 当它在缩小进程中变得愈来愈繁而又不能“化简”时, 就意味着基于CMOS结构在逻辑上不能延伸了, 这时就要发挥天才脑 (右脑) 的作用, 寻找颠覆性突破。但是, 目前已涌现的“新兴器件”既不成熟又难与Si-CMOS性/价全面匹敌, 短时期内还看不到全面替代Si-CMOS的可能, 而冯·诺依曼范式也仍将主导So C设计, 这就是说, 我们现在还要尽力延伸并充分运用硅技术。主要体现在下面两点。
第一, 嵌入设计成为延伸创新主流。长期以来, 设计业的增速是整个IDM (集成设备制造商) 的4倍, 整个半导体业的3倍。即使在半导体业非常箫条时期, 设计业仍然是正增长, 这就使得Fabless成了2008年半导体产业的最大亮点, 有3家Fabless公司进入了半导体的前20名, 高通则进入了前8名。
几年前有人认为, CPU和DSP作为一个标准产品将要死亡, 而实际上从数量上看, CPU和DSP等通用产品确实比嵌入式芯片的数量少得非常多。因此有人大胆预测, 到2028年, 整个半导体市场规模将达到1万亿美元, 其中绝大部分的芯片将用于嵌入式系统。
第二, “嵌入”应用离不开SiP/3D封装。就电子装置小型化而言, 包括我们现在的手机, IC/SoC只占整个体积的很小一部分, 其他的大多数零件 (如传感器件、光学元件等) 的小型化都要靠封装来解决。因此, 2005年国际半导体技术发展路线图提出了在“More Moore (延伸摩尔定律) ”的同时, 要关注“More than Moore (超越摩尔定律) ”即Si P (系统封装) /3D (三维封装) 的发展。
小结
硅技术将在延伸中寻找突破;现在, 我们正面临着“More than Moore”时代;在这个时代里, 要把“More Moore”和“More than Moore”的价值体现出来, 设计创新就成为关键的关键。
参考文献
有一则新闻与芯锋宽泰这家刚成立不久的公司有关：“2012年12月19日，在‘移动互联网暨上地区域集群投资签约仪式’上，中关村发展集团分别与9家移动互联网企业、7家上地区域企业签订投资合作协议，投资总额2.4亿元，带动社会投资5.14亿元，预计被投资企业三年后形成产值56.1亿元。”
这其中便有芯锋宽泰科技（北京）有限公司的名字。作为公司的总经理，刘松颇感自豪：“我们A轮融资2600万元，是央企华润微电子投的，这一次B轮中关村发展集团已决策投资900万元，海淀区政府配套股权投资900万，同时我们申请了北京市重大项目政府资金。”
为何这家成立刚刚一年的公司就受到如此青睐？这与他们所从事的主营业务有极大的关系：高速、高性能模数转换器（ADC）及模拟前端（AFE）集成电路的产品开发和销售。高性能ADC及模拟集成电路技术目前被两家美国公司（ADI/TI）垄断，中国在该领域过去处于完全空白状态。随着中国制造业的兴起，我国对高性能ADC及模拟集成电路的需求量迅速上升，但都需要向美国公司采购。芯锋宽泰是目前亚洲唯一在此类高端芯片性能指标上可以和全球行业领先者美国公司竞争的供应商。
海归胸怀“产业报国”梦
45岁的刘松是美国硅谷著名的ADC技术专家及产品研发领军人物，毕业于美国Univ. of Idaho，师从国际著名集成电路设计权威Jacob R. Baker，获得电机工程学硕士学位（MSEE），拥有14年高速模数转换器和模拟前端产品开发、管理及技术总监经验。
原本可以安心在美国担任总构架师并有着令人羡慕的工作的刘松，最终选择回国创业：“每个人一辈子总要追求一些东西，我追求的是做实业，并取得成功。到退休的时候，会觉得这辈子没有白过。”
刘松选择了中关村：“中关村高校密集，有公司发展需要的人才，并且这里有比较好的创业环境，对我来讲有很强的吸引力。”做芯片是一件“烧钱”的事，并且不是只靠一己之力就能取得成功，需要团队的协作。技术团队由4名美國硅谷资深ADC/AFE技术专家领衔，15年至20年以上高端产品开发经验，均为美国硅谷著名集成电路设计公司的学术带头人或技术骨干。
虽然身为北京人，但在美国生活工作十几年，刘松对国内的政策和办事流程非常陌生，这期间漫游世纪孵化器给芯锋宽泰提供了巨大的帮助，从办公环境到工商注册，从人才招聘到市场开拓，正是因为孵化器的大力引荐，才得以与中关村发展集团及海淀区政府联姻成功。
掌握小芯片中的大市场
2012年11月芯锋宽泰发布了第一代无线通讯用高速ADC产品VAT1002，这是亚洲第一个达到全球行业领先水平的高速高性能ADC产品，它的成功开发结束了中国在高性能模数转换器集成电路产业的空白历史。
高速高性能ADC和AFE产品广泛应用于无线及有线通讯设备、工业仪器仪表、医用电子设备、消费电子产品等市场中，市场总额超过100亿美元。按照刘松的规划，芯锋宽泰将成为亚洲第一、国际领先的高性能模拟芯片开发及供应商。未来两年内，提供第一代无线通讯市场商用高性能ADC芯片，以及面向工业和医用电子市场的ADC/AFE产品，累计实现销售额8000万人民币；2015到2016年，提供下一代无线通讯市场中射频采样ADC/接收器芯片，以及微基站用高集成度的专用商业芯片，累计销售额突破2亿人民币；2017到2019年，成为中国市场主要的高性能ADC/AFE供应商，同时推出消费电、工业仪表、医用电子设备市场上的更高集成度的专用商业芯片，并开始向海外客户发展，累计销售额争取突破10亿人民币。
数字集成电路设计简历在求职中您知道要怎样写吗?如果你不会写那么看看大学生个人简历网为您提供的机械设计制造个人简历表格为参考，为了让您了解更多相关专业简历与写作技巧www.yjsjl.org推荐一份电气电力工程师简历表格为写简历时参照，那么在求职时个人简历与求职信又是怎样写的呢，请望下看看这篇节能技术工程师简历表格为模板。大学生个人简历网特别提示，一切请按自己的真实情况填写求职简历。
| 简历编号： | 更新日期： | |||
| 姓 名： | 国籍： | 中国 | ||
| 目前所在地： | 天河区 | 民族： | 汉族 | |
| 户口所在地： | 湖北 | 身材： | 183 cm? kg | |
| 婚姻状况： | 未婚 | 年龄： | 26 岁 | |
| 培训认证： | 诚信徽章： |
| 求职意向及工作经历 |
| 人才类型： | ? | ||||||||||
| 应聘职位： | |||||||||||
| 工作年限： | 职称： | ||||||||||
| 求职类型： | 均可 | 可到职日期： | 随时 | ||||||||
| 月薪要求： | 1500-- | 希望工作地区： | 广州 天河区 海珠区 | ||||||||
| 个人工作经历： |
|
||||||||||
| 公司名称： | 起止年月：-07 ～ -09台湾强茂电子(无锡)有限公司 |
| 公司性质： | 外商独资所属行业：电子技术/半导体/集成电路 |
| 担任职务： | FAE 现场应用工程师 |
| 工作描述： | 根据客户要求,针对于客户在产品设计以及应用等方面给出合理化建议或者解决方案。
对于客户投诉，第一时间去实地了解掌握情况，并协调业务，QA等部门对客户给出合理的.解释报告和解决方案
|
| 离职原因： |
| 教育背景 |
| 毕业院校： | 北京航空航天大学 | ||||||||||||
| 最高学历： | 硕士 | 毕业日期： | -03-01 | ||||||||||
| 所学专业一： | 数字集成电路设计 | 所学专业二： | |||||||||||
| 受教育培训经历： |
|
||||||||||||
| 起始年月 | 终止年月 | 学校（机构） | 专 业 | 获得证书 | 证书编号 |
| -09 | 2007-07 | 湖北大学 | 电子科学与技术 |
| 语言能力 |
| 外语： | 英语 良好 | ||
| 国语水平： | 优秀 | 粤语水平： | |
| 工作能力及其他专长 |
| 熟悉电路、FPGA架构，以及相关开发工具。
能用verilog进行编码和验证。 工作积极主动，有责任心。具有良好的沟通协能力和团队精神。 热爱体育和音乐，在校期间是院篮球队主力队员。 国家二级裁判员（篮球项目） 全国乐器演奏等级考试（手风琴） 七级
|
|
| 详细个人自传 |
| 可全职实习，实习期可以长达1.5——2年 | |
工资待遇
截止到 12月24日，57740位集成电路设计与集成系统专业毕业生的平均薪资为4639元，其中应届毕业生工资3701元，0-2年工资4104元，以上工资5104元，3-5年工资6069元，8-10年工资10494元，6-7年工资11198元。
就业方向
集成电路设计与集成系统专业学生毕业后可到国内外各通信、雷达、电子对抗等电子系统设计单位和微电子产品的单位从事微电子系统的研发设计。。
就业岗位
硬件工程师、电气工程师、模拟集成电路设计工程师、研发工程师、射频集成电路设计工程师、设计工程师、等。
就业地区排名
集成电路设计与集成系统专业就业岗位最多的地区是上海。薪酬最高的地区是肇庆。
就业岗位比较多的城市有：上海[36个]、北京[30个]、深圳[28个]、苏州[11个]、西安[10个]、武汉[9个]、广州[7个]、成都[6个]、无锡[6个]、济南[6个]等。
就业薪酬比较高的城市有：肇庆[8065元]、信阳[6999元]、北京[6279元]、上海[6194元]、佛山[5265元]、厦门[5231元]、杭州[5024元]、南京[5013元]、惠州[4999元]、沈阳[4867元]、大连[4799元]等。
在同类专业排名
集成电路设计与集成系统专业在专业学科中属于工学类中的电气信息类，其中电气信息类共34个专业，集成电路设计与集成系统专业在电气信息类专业中排名第28，在整个工学大类中排名第95位。
在电气信息类专业中，就业前景比较好的专业有：计算机科学与技术，自动化，软件工程，信息工程，电气工程及其自动化，网络工程，计算机软件，电子信息工程，通信工程等。
甲乙双方为集成电路试制事宜，特立本合约，并同意条件如下：
第一条 ：标的物：委托芯片名称_________(icno._________)，甲方同意由乙方代寻适合之代工厂，就标的物进行集成电路试制。
第二条 ：功能规格确认
一、甲方完成本设计案之各项设计及验证后，应将本产品之布图(layout)交由乙方进行集成电路制作之委托事宜。
二、甲方的布图(layout)资料，概以甲方填写之tapeoutform为依据，进行光罩制作。乙方不对甲方之布局图(layout)作任何计算机软件辅助验证。
三、标的物之样品验证系以乙方委托之晶圆代工厂标准的晶圆特性测试(wat)值为准，甲方不得作特殊要求。
四、如甲方能证明该样品系因乙方委托之代工厂制程上之误失，致不符合参数规格范围，虽通过代工厂标准的晶圆特性测试，仍视为不良品。
第三条 ：样品试制进度
一、甲方须于委托制作申请单中注明申请梯次，若有一方要求变更制作梯次，需经双方事前书面同意后始可变更。
二、原案若有因不可归责乙方之事由或不可抗力之情事，致无法如期交货，乙方应于事由发生时，尽速通知甲方，由双方另行议定交货期限。
第四条 ：样品之确认
一、样品之确认以第二条之第二及三款之规定为依据，甲方不得对电气特性提出额外的样品确认标准，若因甲方之布局图(layout)与tapeoutform不符，而致试制样品与甲方规格不符，因此所生损失概由甲方负责。
二、甲方应于收到标的物试制样品后肆拾伍日之内完成样品之测试。若该样品与甲方于委托制作申请单及tapeoutform中指定不符，且甲方能证明失败之样品是缘由制程之缺失所造成，甲方应于肆拾伍日之测试期限内以书面向乙方提出异议。如甲方未于此肆拾伍日之期限内向乙方提出异议，则视为样品已为甲方所确认。
三、乙方应于收到甲方所提之异议书拾伍个工作日内，将该异议交由第三公正单位评定。若甲方所提出之异议经评定，其系可归责予乙方时，乙方应要求代工厂重新制作样品。新样品之测试与确认，仍依本合约第二条第二、三及四款规定行之。除本项规定重新制作之外，甲方对乙方不得为任何其它赔偿之请求。
四、如新样品仍与甲方指定之规格不符，则甲方得要求终止合约。惟甲方不得向乙方索回已付予乙方之费用，且不得就本合约对乙方为任何损害赔偿请求，乙方亦不得向甲方请求任何除已付费用外之补偿。
第五条 ：试制费用试制费用依乙方订定之计费标准为准。
第六条 ：付款方式
一、甲方填送委托制作申请单、委托制作集成电路合约书及tapeoutform电子文件，连同拟下线的布局档案资料传送至乙方，并由乙方寄送芯片制作缴款通知函予甲方。
二、甲方收到芯片制作缴款通知函一个月内应以即期支票支付费用予乙方，乙方于收到费用后始制寄发票寄予甲方。甲方需于付款后始能领取该标的物。
第七条 ：专利权或著作权甲方保证所委托之设计案布图(layout)资料绝无任何违反专利权或著作权法之相关规定，或侵害他人智能财产权之情事，若有涉及侵害他人权利之情形，概由甲方负责，如造成乙方损害，并应赔偿之。
第八条 ：所有权与使用权与本设计案有关之光罩及制程资料之所有权与使用权均归属乙方。甲方为制作光罩需要、同意乙方将布局图资料交由乙方委托之代工厂，但乙方应责成代工厂严守保密责任。
第九条 ：保密甲方所提供本设计案之布局图(layout)及光罩均为甲方机密资料，非经甲方书面同意，乙方及其所委托之代工厂不得将该资料泄漏予任何第三者，亦不得将相关之资料、文件，挪作与履行本合约义务无关之其它用途，或提供给任何第三者使用。
第十条 ：不可抗力本合约因天灾、战争或其它非可归责于双方当事人之事由，致无法履行时，一方应于事由发生时通知他方，并本诚实信用原则，协助他方将损害减到最低。
第十一条 ：合约有效期限
一、本合约自签约日起生效，至签约日起满二年自动失效，期满后经双方同意得另以书面续约。
二、本合约于合约期限届至前可因下列事由终止之：
(一)双方书面同意
(二)甲方依第四条第四款规定终止合约
(三)如甲方有受破产宣告、清算、重整等事由，或其负责人犯法定刑为三年以上有期徒刑之罪，乙方得不经预告终止之
(四)甲方所交付之布局图有侵害他人智能财产权之情事时，乙方得不经预告终止之。
第十二条 ：合意管辖因本合约所生争议，双方合意以_________法院为第一审管辖法院。
第十三条 ：本合约若有未尽事宜，悉依_________有关法令规定定之。
第十四条 ：本合约附件为合约之一部，与本合约有同一效力。
第十五条 ：本合约之修订、变更或增删，非经双方书面同意不得为之。
第十六条 ：本合约壹式贰份，甲乙双方各执壹份为凭，印花税各自负担。
甲方(盖章)：_________ 乙方(盖章)：_________
负责人(签字)：_________ 代理人(签字)：_________
地址：_________地址：_________
_________年____月____日 _________年____月____日
附件： 委托芯片制作申请表(94年度)
┌─┬───────────────────────┬──────────┐
│ │收据抬头：__________________│委托机构签章： │
│委│ │ │
│ │统一编号：_________传真：______│ │
│托│ │ │
│ │负 责 人：_________电话：______│ │
│机│ │ │
│ │联 络 人：_________电话：______│ │
│构│ │ │
│ │联络地址：__________________│ │
│资│ │ │
│ │e-mail ：__________________│ │
│料│ │ │
│ │工 程 师：_________电话：______│ │
│ │ │ │
│ │e-mail ：__________________│ │
├─┼───────────────────────┴──────────┤
│ │请注意：│
│ │ │
│ │1.申请者填写委托内容前，请详阅「产研界芯片制作申请须知与说明(__年 │
│订│度)」。 │
│ │ │
│单│2.委托芯片制作案数超过8个时，请再填一张「产研界委托制作芯片申请表」 │
│ │。 │
│：│ │
│ │3.包装：请列出包装材料及数量，例：28s/b x 8。不需包装者免填。 │
│委│ │
│ │4.追加晶粒：以单位计算。 │
│ │ │
│托│申请梯次：____________使用制程：___________ │
│ │ │
│ │欲申请芯片制作(请依下线优先级)：│
│内│ │
│ │1.芯片名称：____，面积：__x__mm2，包装：__，追加晶粒：__│
│ │ │
│容│2.芯片名称：____，面积：__x__mm2，包装：__，追加晶粒：__│
│ │ │
│ │3.芯片名称：____，面积：__x__mm2，包装：__，追加晶粒：__│
│ │ │
│ │4.芯片名称：____，面积：__x__mm2，包装：__，追加晶粒：__│
├─┼──────────────────────────────────┤
│ │1.产研界委托芯片制作申请表：本页 │
│缴│ │
│ │2.产研界委托制作集成电路合约书：一式二页 │
│ │ │
│交│3.布局文件资料：缴送方式( )磁带，( )磁盘，( )光盘片，( )ftp， │
│ │ ftp no. : __ │
│ │ │
│资│ 请注意：产研界/学校自费下线布局文件及缴交注意事项 │
│ │ │
│ │ 网址：www.__ │
│料│ │
│ │4.接脚图(请使用__提供之接脚图，不需包装者免交。) │
│ │ │
├─┼─────────────┬─┬──────────────────┤
│领│领取方式： │付│此栏由本中心填写： │
│取│ │ │ic编号： │
│晶│自取 代领 邮寄 │ │报价单及缴款通知函 │
│片│ │款││
│ │签名：________ │ │付款支票：________ │
│ │ │ │发票：__________ │
集成电路在当前电子科技领域不断发展的过程中,所具备的信息处理能力和运算速度随着技术的发展越来越高,然而随着运算速度和强度的增加,功耗也越来越大,而在集成电路设备的设计过程中,集成电路的设计及运用者只能从集成电路的性能和功耗中进行二选一或者折中选择,对于当前集成电路在纳米领域的发展产生了严重的制约,也影响了集成电路的超大规模集成发展。由于集成电路功耗降低方面的技术难题,阻碍了集成电路的继续发展,因此对该技术难题的破解是当前学术界共同研究和探讨的问题。
1 超低功率集成电路的概念及应用分析
1.1 集成电路的概念及应用
集成电路(Integrated circuit)是一种运用于电子设备中的微型电子零部件,具体来说就是把整体电路中所需的晶体管、电阻、电感和电容等元件和设备采用布线的方式进行连接,固定在一块或者多块介质模块上,成为整体电路中的微型结构,与电路板中的所有元件形成一个整体,使电子元件可以在体积上更小、功耗更低,可靠性和智能化更优越。集成电路是在20世纪50年代半导体领域中发展起来的电路器件,通过半导体制作工艺,构成对整体电路有着一定功能的半导体元件(如图1所示)。
集成电路主要运用于电路板之中,由于具备体积小、寿命长、重量小、性能高、成本低等优点,可以通过大规模批量生产,因此不仅在工业电子设备中得到大规模的使用,而且在计算机设备方面也得到广泛的应用。目前我国从财政、资本市场、研发、进出口、人才培养等方面广泛扶持集成电路产业的发展[1]。
1.2 集成电路的功耗
功耗是指设备和器件在运行的过成中输入和输出功率之间的差额,简而言之就是在设备与运行过程中功率的损耗,在集成电路中电路的功耗一般是指电子元件在运行过程中通过散热、损耗等产生的能源消耗。由于集成电路密集的电子元件排列,对于功耗的降低是一个技术性的难题。
1.3 超低功耗集成电路的概念与技术
超低功耗集成电路也就是在集成电路的基础上降低功耗,将整体电路的功耗降至最低。由于集成电路在不断发展的过程中,追求超低功耗、降低电路功耗,需要在集成电路的材料、结构、系统以及功耗之间进行选择和取舍,因此只能尽可能降低集成电路的功耗,超低功耗集成电路只是集成电路功耗方面的一个相对概念。
2 集成电路超低功耗的发展研究
2.1 现有超低功耗集成电路分析
由于集成电路是以密集的电子元件和介质模板进行连接的,整体结构的密集型导致功耗降低,是一项难以实现的综合性工程,不仅仅需要考虑集成电路在硬件材料运用方面的散热功能,而且还要考虑在运行中系统之间的耗能。因此在当前集成电路的运用方面,往往只能根据需求在电路的性能和功耗方面进行权衡和取舍。因此,超低功耗的集成电路是一个相对的概念[2]。
现有的超低功耗集成电路的设计一般是依据CMOS技术,在集成电路的耗能降低方面,对集成电路的整体结构和元件分布进行合理优化,通过对系统程序、系统结构、空间分布等方面进行综合调整和优化分配来降低功耗,但是在集成电路实际运用的过程中,由于当前电子产品和元件的不断更新换代,使得降低功耗的技术不能达到当前产品技术的要求,相对于当前高新技术迅猛发展的时期,现有低功耗的集成电路技术处于比较尴尬的地位。
2.2 降低集成电路功耗研究
随着电子元件、集成电路技术的不断发展,在纳米尺度的发展空间中,集成电路的设计和研发取得了较大的突破,但是在集成电路的功耗方面问题也不断增加,成为集成电路发展中的一个重要技术难题。降低集成电路的功耗成为集成电路创新和研发过程中的一个重要问题。在常规的集成电路设计中,往往通过超低功耗的设计方法,加上合理的元件分布,最大限度地降低集成电路整体功耗。
在当前超低功耗集成电路的研究中,主要采用降低集成电路中的电压,通过控制电压减少集成电路运行器件的热量散发,以此来降低整体功耗;其次对集成电路采用栅控技术,控制集成电路中的元件运行,对于整体系统电路运行过程中的非工作元件实施休眠控制,减少运行所带来的功耗。另外还可以对集成电路的材料进行控制,通过运用高科技材料形成有效的多阀值控制技术,对动态数据进行监测和控制,以减少无用功,有效减少元件的功耗[3]。
3 超低功耗集成电路的设计原理
3.1 电路材料的选择
降低功耗、超低功耗一直是集成电路技术方面有待突破的难点和重点。集成电路中功耗的降低首先在于集成电路材料的选择,电路的材料是影响和制约功耗降低的主要原因,在降低功耗的技术创新中,首要任务就是严格测试各类材料的具体功耗,选择功耗相对较低的高科技材料在集成电路上予以运用,从而有效减少和降低元件功耗。
3.2 内部元件的排列
集成电路作为整体电路的一部分,如果要降低整个电路系统的功耗,那么集成电路每一部分的功耗都要降低。由于集成电路主要的功耗就是以发热的形式消耗功的,因此在集成电路内部元件的排列方面要采取一定的优化措施,降低在各部分元件运行过程中的功耗,以此来降低整体电路功耗。
3.3 电源硬件的设计
集成电路的功耗还体现在电源的控制方面,如果集成电路的电源电压过高,那么造成的功耗就会越大,因此在集成电路工作的过程中应该采用尽可能低的工作电压。集成电路中芯片的核定电压是0.85 V,缓存电压也只有0.9 V,如果电路中的电压过大会造成不必要的功耗。因此可以通过对电源的控制和设计来有效控制输入电压,采用额定和动态的电源供电技术对电路芯片的电压进行有效控制,以此来实现节能减耗的目标。
3.4 系统功耗的控制
集成电路系统功耗的控制主要体现在系统程序的设计和运用中,通过对系统软件的设计和管理,结合集成电路各部分硬件的设计特点,对程序运行过程中的等待过程进行控制,当系统处于非工作状态时,对各部分电路实施低功耗的休眠控制模式,以忙时多用、闲时休眠、不用关闭的原则设计集成电路的系统控制。
对元件的控制也可以结合外部的电源开关进行,通过开关控制各部分元件的运行与停止。另外在各类设备对集成电路的运用中,以尽可能多的软件来代替硬件也可以有效降低功耗。
4 结语
在集成电路发展的过程中,虽然创新和研发的速度不断加快,但是降低功耗是集成电路发展过程中的技术难题。超低功耗集成电路技术的实现也是一项长久的综合工程,需要考虑对集成电路的材料选择和运用、电路之间的结构和空间排列、系统功耗的有效控制等多方面进行优化和完善。随着当前高新技术的发展和材料的不断研发,超低功耗集成电路的研究和突破还有待进步。
参考文献
[1]郭宏泓.超低功率异步电路设计研究[D].镇江:江苏大学,2009.
[2]王椿珊.基于低功耗优化技术的16位MCU设计[D].西安:西安电子科技大学,2014.
在过去的半个世纪，技术发展的步伐迅速增加。在这令人印象深刻的进步中，集成电路（Integrated circuit，IC）的发展发挥了重要的作用。我们的日常生活中的很多活动都离不开包含集成电路的产品，比如计算机、电视机、收音机、音乐播放器、手机、微波炉、公共交通、电梯、手表、助听器、计步器等等。没有这些美妙的产品，很难想象我们的生活方式将会发生怎样的转变。
集成电路市场往往是周期性的，总的趋势是在更多的产品集成更多的集成电路。虽然军方曾经是电子产品的主要驱动力，但近几年，智能手机和平板电脑等手持式电子产品极大推动了消费类电子行业对集成电路的需求。智能手机和平板电脑需要互联网连接和越来越大的带宽，因为有大量的信息和图像需要共享。同时，汽车工业也加入潮流，车辆中都在加载半导体器件。
台湾的产业发展研究所（MIC）预测，全球集成电路业的产值在2014年预计增长3.8%，将达到3104亿美元。而在2013年10月，以其销售的最终市场价值计算，台湾半导体制造有限公司（Taiwan Semiconductor Manufacturing Co，TSMC，台积电）的销售数字超过了集成设备制造商（integrated device manufacturer，IDM）巨头英特尔（Intel）和三星（Samsung），已成为世界上最大的集成电路芯片供应商。而Gartner2013年的报告指出，全球顶尖的三家半导体制造商（台积电TSMC、英特尔Intel和三星Samsung）的集成电路制造支出占2013年全球支出的一半以上。同时，Gartner还预测，2014年全球半导体资本支出将增加14.1%。
本文将介绍先进的集成电路设计和封装，并展示集成电路产业的一些最新发展，如石墨烯集成电路、W波段集成电路和光子集成电路等，从而让读者了解这一极大改变了我们的工作和生活方式的产业。
集成电路设计
集成电路设计可分为数字设计和模拟设计两大类。数字集成电路设计用于生产微处理器、现场可编程门阵列（Field Programmable Gate Array，FPGAs）、存储器（如随机存储记忆RAM、只读存储器ROM和闪存）和数字化专用集成电路（Application Specific Integrated Circuits，ASIC）等部件，侧重于逻辑的正确性、电路密度最大化和电路设置，以便有效地传送时钟和定时信号。模拟集成电路设计用于运算放大器、线性稳压器、锁相环、振荡器和有源滤波器等的设计，它更测重于半导体器件的物理性，如增益、匹配、功耗和电阻等。通常模拟信号放大和滤波的保真度很关键，其结果就是相比于数字集成电路，模拟集成电路经常用于更大面积的有源器件，而且电路密度较低。
预计到2015年，新建一个半导体厂的成本将超过50亿美元，而代工厂能让无晶圆厂的集成电路设计公司不需要巨额投资而拥有价格合理的先进工艺产能，因此集成电路设计从2000年只占半导体市场份额的不足10%，发展到了现在的占25.8%。
随着2D缩放变得不切实际，3D集成电路集成成为半导体技术的自然演进。加之半导体技术走向堆叠异质芯片的系统集成，3D集成电路成为一个主流趋势。TechNavio的分析师预测，全球3D集成电路市场在2012到2016年间的复合年增长率约为19.7%，而导致这一市场增长的关键因素之一是对内存增强应用的巨大需求。
2012年，Synopsys公司发起的硅验证电子设计自动化（Electric Design Automation，EDA）和IP解决方案对在半导体工业中部署3D集成电路集成技术作出了重大贡献。Synopsys公司正在与领先的集成电路设计和制造公司密切合作，为3D集成电路设计提供全面的 EDA解决方案。
3D集成电路技术补充传统晶体管缩放，使设计者能够通过允许多个晶片垂直堆叠实现更高的集成度，或在硅中介层中有比肩“2.5 D”配置。与传统的单片集成电路相比，3D集成电路使用直通硅晶穿孔（through-silicon via，TSV）技术（一种新兴的、将取代芯片/晶圆堆叠中传统的引线键合工艺的互连技术），以增加芯片间通信带宽、提高系统性能、减小外形尺寸并降低多晶片堆叠系统的功耗。3D集成电路集成技术是一种为大型设备提供良好的成品率和可靠性的创新方式。3D集成电路集成支持高度异质性的工艺技术融合，补充许多应用领域中的晶体管缩放“摩尔定律”，从而通过成本节约和将产品推向市场的时间优势来延长成熟的半导体工艺技术的寿命。
3D集成电路集成正在应用到很多领域，比如高容量FPGA、高密度内存堆叠，以及一些需要将多个半导体技术用小的、高功效和高成本效益的方式打包到一起的先进的移动和消费产品。
集成电路封装
近几年，对便携式互联网连接设备，如手机、平板电脑、GPS设备、MP3播放器等的需求相当大，而这些产品的一个共同点就是将巨大数量的功能打包到一个很小的空间中。为此，这些产品中的集成电路必须使用更先进的封装方法，因为封装将集成电路固定在印刷电路板（PCB）上，进而确定印刷电路板的大小和最终产品的大小。芯片封装方法还确定芯片的速度和性能，以及电池消耗量。
随着集成电路封装重要性的提高和作用的扩大，集成电路封装已经与集成电路自身同等重要。因为在许多情况下，集成电路的性能由封装来控制，其结果是大量的精力致力于改善封装技术，以应对挑战。对产品功能需求的增加使集成电路封装的收益增加比集成电路本身还要快。预计到2016年，集成电路封装收益的复合年增长率为9.8%，而单位出货量的复合年增长率为7.3%。
台湾在世界集成电路封装和测试产业占有战略位置，拥有世界上最大的封装测试公司日月光（ASE），以及世界前十强的矽品（SPIL）、PTI和ChipMOS， 其市场份额超过全球封装和测试晶圆代工市场的50%。
nlc202309051322
封装测试公司通常严重依赖于晶圆代工厂和集成设备制造商（IDM），特别是晶圆代工厂。只有依靠大型晶圆代工厂，封装测试公司才可以获得更大的市场份额。比如全球最大的封装测试供应商日月光（ASE）就与世界上最大的晶圆代工厂台积电（TSMC）密切协作。日月光几乎承担了台积电所有的封装和测试业务，这接近全球晶圆代工厂总市场份额的48%，而日月光在全球封装和测试市场的占有率约为18%。此外，全球第二大封装测试公司Amkor与Global Foundries合作，第三大公司矽品与联华电子（UMC）合作，而第四大公司与英特尔合作。由于大型晶圆代工厂的大力支持，全球封装测试行业高度集中，前四大公司占据了全球大约46%的市场份额。值得一提的是，美国的封装测试厂更专注于高端产品。
过去几年，系统级封装（SiP）、芯片级封装（chip scale packaging，CSP）、倒装芯片、堆叠芯片封装、晶圆级封装（wafer-level packaging，WLP）以及封装叠加（package-on-package，PoP）等先进的封装技术均被广泛采用。所有这些技术都具有添加性能或减小尺寸，这些特性使它们非常适用于目前需求量巨大的手持小电子设备。比如移动电话和其他便携式电子产品驱动了大量的芯片级封装、堆叠芯片封装、晶圆级封装和越来越多的封装叠加；高性能处理器、芯片组和图形设备等应用驱动了倒装芯片封装的增长；存储、集成无源器件（integrated passive devices ，IPD）、模拟设备和电源设备等驱动了晶圆级封装的需求。鉴于降低成本的压力，一些先进的封装技术，比如无铅方形扁平封装（Quad Flat-pack No-lead，QFN）和焊线球栅格阵列封装（ball grid array，BGA），相对于传统封装解决方案日益具有竞争力，因而许多厂商正在集中开发以降低成本。
值得一提的一种技术是与2.5D和3D相连的直通硅晶穿孔（TSV）。使用直通硅晶穿孔的3D互连能创建最短互连距离的晶片堆叠，提高速度、降低功耗、减小寄生效应，同时能减小尺寸。在小型移动设备到互联网的连接需求很高的当今世界中，这些功能相当重要。3D 互连可以让设备以更少的功耗实现100倍的连接性或带宽。随着硅芯片上的线条和痕迹向45nm、32nm和22 nm的光刻技术转移，使用直通硅晶穿孔是能让后端互连跟上前端制造步伐的方式。
集成电路封装所使用的不同的材料也非常重要，其物理、电子和化学属性建立了封装的基础，并最终决定其性能极限。因此，先进封装中的材料内容在不断增加。但是，与消费者驱动的成本降低压力相反，原材料成本的不断上涨是材料供应商及其客户面临的巨大挑战。具体到封装材料市场就是不断上升的重要金属的成本，如铜、锡、金、银和钯等。在过去几年中，这些金属的价格急剧上升，这促使研发努力减少所需消耗的金属，或在某些情况下找到这些材料的一些替换品。
没有任何一个单一的封装技术能满足所有的要求或需求，因此封装类型将继续发展，而封装材料还会演变。比如，在材料方面，可以选择具有合适属性的薄芯材，以减少翘曲变形的影响并提高操控性；开发合金，以支持持续向更小直径的金键合线迁移等。
集成电路产业的最新发展
IBM的石墨烯集成电路
2014年2月，IBM的研究人员开发出了世界上最先进的由晶圆级石墨烯（一种新型半导体材料，以碳的单原子层形式存在）制成的全功能集成电路。以石墨烯为基础的电路能让移动设备（如智能手机、平板电脑或可穿戴式电子产品）在彼此间、或向周围环境高速地传输数据，并且比传统的技术解决方案更具成本效益、能效更高。这是纳米技术的里程碑，它开辟了新的基于碳的电子设备和电路应用，向真正的石墨烯技术迈进的重大飞跃，将有可能提供更高性能和更低成本的无线通信系统。
2011年，IBM就展示了第一个基于石墨烯的集成电路，这一“验证概念”装置向世界证实了完全有可能制造出有宽带混频器的模拟石墨烯集成电路。然而，制造中严苛的加工工艺使得设备性能不可避免地产生了下降。而这一次，IBM的研究人员使用基于主流的硅CMOS制造工艺的新方法，制造和测试了世界上第一台多级石墨烯射频接收器。这是迄今为止最先进的石墨烯集成电路，其演示的性能比先前报道的石墨烯集成电路好1万倍。正如IBM研究物理科学总监Supratik Guha所言，这是第一次有人证明石墨烯器件和电路能执行与硅技术相媲美的现代无线通信功能。
台湾的“多鳍高度鳍场效应晶体管（multiple fin-height FinFET）”
半导体行业正在进行一场竞赛，以缩小集成电路的尺寸并提高其性能。使用现在最先进半导体大规模生产技术，可以在一平方厘米大小的芯片上产生大约1亿个晶体管。而2013年12月，由台湾纳米设备实验室和应用研究实验室开发的“多鳍高度鳍场效应晶体管（multiple fin-height FinFET）”工艺技术可以在一平方厘米大小的芯片上多放2千万个晶体管。通过将电子产品的存储容量提高20%，或说是制造成本降低20%，可以大幅提高台湾半导体厂商的国际竞争力，并且这一研究成果会对半导体工业的发展产生巨大的影响。
在过去的20年，集成电路研发的结果普遍符合摩尔定律的预测，即芯片上容纳的晶体管的密度每隔18～24个月会翻倍。因为传统的平面场效应晶体管在物理上已经不能进一步缩小，新型的鳍场效应晶体管（FinFET）将是未来集成电路制造研发的主要关注点。这一新研发成果体现了创新的结构化思维，这是未来3D设计中必需的。
美国加州大学的集成电路设计方案
2013年10月，美国加州大学圣芭芭拉分校的研究人员设计并推出了一个集成电路设计方案，其中晶体管和连接器被整体放在石墨烯片上。这一演示声称为高效节能、灵活和透明的电子设备提供了可能性。
nlc202309051322
基于石墨烯的晶体管和连接器是很有前景的纳米技术，有可能解决传统基于硅的晶体管和金属互连器的问题。除了原子级薄和完好的表面，石墨烯具有可调谐的带隙，可以通过光刻草绘的模式进行调整，窄石墨烯带可以有半导体性，而更宽的石墨烯带有金属性。因此，相邻的石墨烯带可以从相同的起始材料着眼，以无缝的方式和较低的界面/接触电阻同时设计有源和无源器件。相比于目前的CMOS技术，加州大学提出的全石墨烯电路可以达到高1.7 X的噪音容限和低1～2个数量级的静态功耗。
以色列的简单磁化进程
为实现计算速度的大幅度提高，科学家们正在开发高速、低功耗的、更小的、更密集的存储设备。2013年8月，耶路撒冷希伯来大学（Hebrew University of Jerusalem）和以色列魏茨曼科学研究所（Weizmann Institute of Science）的研究人员开发一种简单的磁化进程，称为无磁旋转存储器（magnetless spin memory ，MSM），据称能让内存设备中无需使用永久磁铁，从而能让存储器单位微化到单个纳米粒子。
新的无磁旋转存储器技术通过一种手性材料（一种分子中没有旋转或反射对称的材料）驱动电流，并且有选择性地将电子传输到磁化的纳米磁性层或纳米粒子中。与集成电路制造技术兼容，它可以实现廉价、高密度的通用存储器芯片生产。由于概念验证设备已经被设计和测试，无磁旋转存储器有潜力成为新一代更快、 更小和更便宜的存储技术的基础。
TowerJazz公司的W波段集成电路
IEEE国际固态电路会议（International Solid-State Circuits Conference，ISSCC）是最负盛名的IEEE技术论坛，一直是全球大学和高科技公司展示集成电路设计最新进展的最大的技术论坛。在2014年2月的ISSCC上，全球专业晶圆代工的领先者TowerJazz公司宣布，由美国加州大学Irvine分校（UCI）纳米通信集成电路 （Nanoscale Communication Integrated Circuits，NCIC）实验室的研究人员开发、并使用TowerJazz公司先进的0.18μm SiGe BiCMOS工艺制造的成像接收器芯片是世界上最复杂的W波段（75-110 GHz）成像集成电路。它由9元完全集成的直接检测型接收器阵列组成，具有最低的噪声温度和最高的性能。
这一完全集成的接收器使用了毫米波（millimeter-wave，MMW）成像应用的新概念——空间重叠超级像素，该概念通常用于隐形武器探测、低能见度条件下的飞机导航和卫星侦查等。空间重叠超级像素的新型应用的结果是改善了像素级别的信噪比，具有补偿由于天线远离中心点的偏焦作用引起的系统相位延迟和幅度变化的能力，能够补偿阵列元素之间的相互耦合效应，并能在射频域处理信号。如果将该芯片的超级性能商业化，则意味着该成像芯片将在所有安全/监控应用的商业产品中具有最好的图像分辨率。
光子集成电路
电子集成电路可以说是20世纪最重要的技术。除其他事项以外，它实现了计算机行业的大发展，以前所未有的程度改变了我们的工作和生活方式。与这些器件的光子等价器件也在发展，并且被广泛应用于操纵和控制光纤维中的信号，但却还没有充分发挥其潜力。
2013年11月，位于Pasadena的美国加州理工学院的研究人员称，他们已经制造了第一个这类装置，这一光子集成电路具有用于激光波导的氮化硅制成的光子晶体，并将光子晶体集成到一个能提供铯原子的系统中，其结果是生成能够操纵单个铯原子的集成电路。纳米光子学与原子物理的整合一直是个长期追求的目标，它将能开辟光学物理的新天地。加州理工学院的这一理论验证性装置或许可以开创新一代的纳米光子技术实验。同时，这种装置将是构建量子计算和通信的重要的高质量基块，因为原子可以存储和操纵由光子携带的信息。
光子集成电路是一项突破性的技术，它使用光子（光的最小单位）作为数据载体，而不是像电子集成电路中那样使用电子。光子集成电路被广泛应用于以非常高的速度传输大量的数据。因此，基于光子集成电路的产品主要应用在光纤通信领域。因为光子集成电路在系统的体积、功耗、可靠性和成本等方面有显著改善，因此其市场正在以惊人的速度增长。
目前，北美地区是基于光子集成电路产品的最大的市场，特别是在数据中心和光纤通信中的广域网应用。然而，亚太区是目前光纤通信接入网络的最大应用市场，北美是光子集成电路市场的领导者，占有49%的市场份额，但预计到2022年，亚太地区会成长为市场的领先者。
光学传感器是这个市场上一个极具前景的应用，它被用于国防、航空航天、能源、交通、医药和其他新兴领域中。量子计算是光子集成电路的另一个应用，预计将在2017年商业化，该技术有望彻底改变计算行业。光子集成电路还被应用于生物医学领域。基于磷化铟的特别的光子集成电路被应用于诊断分析不透明的皮肤组织，使用的主要技术是光学相干断层扫描（Optical Coherence Tomography，OCT）或拉曼散射仪（Raman Scatterometry）。
由于集成电路产品走向更高的性能和能效，而产品上市时间在不断加快，同时新的集成电路设计也推进技术极限，在某些情况下甚至需要在制造中对某些进程模块进行特定的微调。因此，传统上被分离的设计和技术、设计/设备/工艺，已经越来越多地交织在一起，未来的集成电路工程师将需要更深刻地理解设计和技术之间的相互依赖关系。
集成电路行业的发展趋势是走向专业化的系统设计和制造外包，如无晶圆厂的设计室、晶圆代工、设计自动化工具/软件室和半导体加工设备供应商等。对于半导体行业而言，用3D集成电路满足互联网、显卡、无线和计算设备不断增长的需求相当具有挑战性，但时间会告诉我们一切。
【集成电路】推荐阅读：
对于集成电路感悟07-06
集成汽车营销模式09-15
即时通讯系统集成06-19
集成吊顶市场分析06-25
集成吊顶质量检测报告07-04
信息系统集成复习题06-18
