fpga实习报告

fpga实习报告（精选3篇）

fpga实习报告篇1

1．引言

现场可编程门阵列(Field programmable gatearrays，FPGA)是一种可编程使用的信号处理器件，用户可通过改变配置信息对其功能进行定义，以满足设计需求。与传统数字电路系统相比，FPGA 具有可编程、高集成度、高速和高可靠性等优点，通过配置器件内部的逻辑功能和输入/输出端口，将原来电路板级的设计放在芯片中进行，提高了电路性能，降低了印刷电路板设计的工作量和难度，有效提高了设计的灵活性和效率。设计者采用 FPGA 的优点：

(1)减少对所需器件品种的需求，有助于降低电路板的体积重量；

(2)增加了电路板完成后再修改设计的灵活性；

(3)设计修改灵活，有助于缩短产品交付时间；

(4)器件减少后，焊点减少，从而可提高可靠度。尤其值得一提的是，在电路运行频率越来越高的情况下，采用 FPGA 实现的复杂电路功能减小了板级电路上 PCB 布线不当带来的电磁干扰问题，有助于保证电路性能。

FPGA 也是现阶段航天专用集成电路（ASIC, Application specific integrated circuit）的最佳实现途径。使用商用现货 FPGA 设计微小卫星等航天器的星载电子系统，可以降低成本。利用 FPGA 内丰富的逻辑资源，进行片内冗余容错设计，是满足星载电子系统可靠性要求的一个好办法。目前，随着对卫星技术的不断发展、用户技术指标的不断提高以及市场竞争的日益激烈，功能度集成和轻小型化已经成为星载电子设备的一个主流趋势。采用小型化技术能够使星载电子设备体积减小、重量减轻、功耗降低，提高航天器承载有效载荷的能力以及功效比。采用高功能集成的小型化器件，可以减小印制板的尺寸，减少焊盘数量，还有利于充分利用冗余技术提高系统的容错能力。星载数字电路小型化的关键是器件选用，包括嵌人式高集成度器件的选用，其中，高密度可编程逻辑器件 FPGA 的选用是一个重要的实现方式。

目前，在航天遥感器的设计中，FPGA 被广泛地应用于主控系统 CPU 的功能扩展CCD 图像传感器驱动时序的产生以及高速数据采集。本文回顾了 FPGA 的发展，分析了其主要结构，并对航天应用 FPGA 进行了综述。指出了航天应用对FPGA 及其设计的要求，重点分析了空间辐射效应对FPGA 可靠性的影响，并总结了提高 FPGA 抗辐照的可靠性设计方法。最后，对航天应用 FPGA 的发展进行了展望。

2.FPGA 航天应用

可编程逻辑器件以其设计方便、设计便于修改、功能易于扩展，在航天、空间领域中得到了越来越广泛的应用。一种是以 Actel 公司产品为代表的一次编程反熔丝型 FPGA，一种是以 Xilinx 公司产品为代表的基于 SRAM 的可重新配置的 FPGA。

2.1 航天应用 FPGA 的分类 FPGA 按其编程性，目前具有航天成功应用经验的 FPGA 主要有两类：一类是只能编程一次的一次性编程 FPGA。另一类是能多次编程的可重编程 FPGA,如 SRAM 型 FPGA、Flash 型 FPGA，这类 FPGA 一般具有在系统编程(ISP, In system programming)能力。

2.1.1 一次性编程 FPGA 此类产品采用反熔丝开关元件，具有体积小、版图面积小、低抗辐射抗干扰、互连线特性阻抗低的特点，不需要外接 PROM 或 EPROM，掉电后电路的配置数据不会丢失，上电后即可工作，适用于航天、军事、工业等各领域。这类产品中，具有代表性并已取得航天应用成功经验的产品是 ACTEL 公司的抗辐射加固反熔丝型 FPGA。与传统 FPGA平面型散布的逻辑模块、连线、开关矩阵的布局不同，反熔丝型 FPGA 采用紧凑、网格化密集布局的平面逻辑模块结构。利用位于上下逻辑模块层之间、金属对金属的可编程反熔丝内部连接元件实现器件的连接，减小了通道和布线资源所占用的空间。在编程之前，该连接元件为开路状态，编程时，反熔丝结构局部的小区域内具有足够高的电流密度，瞬间产生较大的热功耗，融化绝缘层介质形成永久性通路。

2.1.2 可重编程 FPGA 此类产品采用 SRAM 或 Flash EPROM 控制的开关元件，其优点是可反复编程。配置程存放在 FPGA外的存储器中，系统上电时，配置程加载到 FPGA中完成硬件功能的定制化。其中，SRAM 型 FPGA 还可以在系统运行中改变配置，实现系统功能的动态重构。但是，此类 FPGA 掉电后存储的用户配置逻辑会丢失，只能上电后重新由外部存储器加载。FlashEPROM 型 FPGA 具有非易失性和可重构的双重优点，但不能动态配置，功耗也比 SRAM 型 FPGA 高。此类 FPGA 由于配置数据存储在 FPGA 内的 SRAM存储器中，可编程逻辑开关采用多路选择器实现，内部逻辑功能采用基于 SRAM 结构的查找表实现，这些部位都属于单粒子翻转效应敏感型半导体结构。因此，在航天应用中要特别注意。具有代表性的、并取得航天应用成功经验的产品是 Xilinx 公司的基于SRAM 型 Virtex 系列的 FPGA 产品。

2.2 FPGA 航天应用现状

FPGA 在国内外的航天、空间领域，特别是商用卫星得到了广泛的应用。据统计，在国内外深空探测、科学及商用卫星共 60 个项目中都用到了 FPGA，军用卫星项目中也有多个项目用到 FPGA。

2.2.1 Acte FPGA 的航天应用

Actel 的耐辐射和抗辐射 FPGA 自从在 1997 年火星探路者（Mars Pathfinder）以及随后的勇气号、机遇号任务中取得成功后，其 FPGA 继续用于 NASA、ESA 的火星探测任务。Actel 的耐辐射和抗辐射器件用于火星探测器的控制计算机，执行从地球到火星6 个月飞行的导航功能。在火星探索者漫游器（ExplorerRover）的照相机、无线通信设备中均采用了 Actel 器件。ESA 的火星快车轨道卫星中，固态记录器使用了 20 多个 Actel FPGA 器件。Actel 公司的 FPGA 器件已用于德国航天领域(DLR)双光谱红外探测(BIRD)卫星中。BIRD 是全球首个采用红外传感器技术的卫星，以探测和研究地球上的高温事件，如森林山火、火山活动、油井和煤层燃烧等。超过 20 个高可靠性 FPGA 用干卫星有效载荷数据处理、存储器管理、接口和控制、协处理以及红外摄影机的传感器控制等多个关键性功能中。

2.2.2 Xilinx FPGA 的航天应用

同 ACTEL 相比，Xilinx 公司用于航天、空间领域的产品研制较晚，但是，其功能强大、性能高、可重新配置的民用塑封产品向宇航级产品的过渡、全面提高抗空间辐射能力，逐渐成为空间电子产品设计中常用的 FPGA 产品，并将获得越来越广泛的应用。Xilinx 的 Virtex 耐辐射 FPGA 被用于 2003 年发射的澳大利亚的军民混用通信卫星 Optus CL，在卫星的 UHF 有效载荷中，Xilinx Virtex FPGA(XQVB300）用来实现地球数据的信号处理算法，并使用了 Xilinx提供的 IP 核。

Xilinx 的加固 FPGA XQR4062XL 被用于 2002 年发射的澳大利亚科学卫星 Fedsat（联合卫星，用于研究磁层）的高性能计算有效载荷。HPC-1 是第一例在星载计算机系统的标准运行中采用 FPGA 实现了可配置计算技术 RCT。目前正在开发的 RHC-II 将使用Xilinx FPGA 实现星上数据处理。

此外，GRACE(NASA）的敏感器中使用了XQR4O36XL 产品。

在火星探测漫游器 Discovery 和 Spirit 中都成功应用了 Xilinx FPGA 产品。两片宇航 FPGA VirtexTMFPGA XQVR100O 被用于火星漫游器车轮电机控制、机械臂控制和其他仪表中，4 片耐辐照 4000 系列的FPGA XQR4062XL 用于控制火星着陆器的关键点火设备，保证着陆器按规定程序下降及成功着陆。欧洲第一个彗星轨道器和着陆器 ROSETTA 上总共有 45 片 FPGA，都选用 ACTEL RT14I00A，承担了控制、数据管理、电源管理等重要功能，并且飞行中任何一片 FPGA 都不得断电。

Xilinx 最新发布的 Virtex-5QVFPGA 具有非常高的抗辐射性，TID 耐性为 700 kraD 以上，SEU（Sin-gle Event Upset，单粒子翻转）闩锁（Latch Up）耐性超过 100 MeV·cM2/Mg，主要面向人造卫星和宇宙飞船上的遥感处理、图像处理以及导航仪等用途。因此，基于 FPGA 系统构成无需为了辐射措施而增加冗余，可以削减系统开发所需要的时间和成本。其规模也达到了 13 万个逻辑单元，集成了最高速度为 3.125 Gbit/s的高速收发器，并强化了 DSP 功能，作为航天领域用 FPGA 中属业界最高水准。

3.辐射效应及其影响

航天、空间电子设备由于其所处的轨道以及使用环境的不同, 受到的辐射影响也不相同。从总体上来说，对 FPGA 影响比较大的辐射效应主要有: 总剂量效应(TID: Total ionizing Dose)、单粒子翻转(SEU: Single event upset)、单粒子闩锁(SEL: Single event latchup)、单粒子功能中断(SEFI: Single event func-tional interrupt)、单粒子烧毁(SEB: Single eventburnout)、单粒子瞬态脉冲(SET: Single event tran-射效应产生的机理不尽相同, 引起 FPGA 的失效形式也不同。总剂量效应：光子或高能离子在集成电路的材料中电离产生电子空穴对，最终形成氧化物陷阱电荷或者在氧化层与半导体材料的界面处形成界面陷阱电荷，使器件的性能降低甚至失效。单粒子翻转：具有一定能量的重粒子与存储器件或逻辑电路 PN 结发生碰撞, 在重粒子运动轨迹周围形成的电荷被灵敏电极收集并行成瞬态电流，如果电流超过一定值就会触发逻辑电路, 形成逻辑状态的翻转。单粒子翻转敏感区域是指 FPGA 中易于受到单粒子效应影响的区域，包括 FPGA 的配置存储器、DCM、CLB、块存储区域。

单粒子闩锁： CMOS 器件的 PNPN 结构成了可控硅结构。质子或重粒子的入射可以触发 PNPN 结导通, 进入大电流再生状态，产生单粒子闩锁。只有降低电源电压才能退出闩锁状态。单粒子功能中断：质子或重粒子入射时引起器件的控制逻辑出现故障，进而中断正常的控制功能。FPGA 中单粒子功能中断的敏感部分为配置存储器、上电复位电路、SelectMAP 接口和 JATAG 接口。

单粒子烧毁：入射粒子产生的瞬态电流导致敏感的寄生双极结晶体管导通。双极结晶体管的再生反馈机制造成收集结电流不断增大，直至产生二次击穿，造成漏极和源极的永久短路，烧毁电路。FPGA发生单粒子烧毁的概率较小。单粒子瞬态脉冲：带电粒子入射产生的瞬态电流脉冲影响到下一级逻辑电路的输入，造成该逻辑电路输出紊乱。单粒子瞬态脉冲可能引起 FPGA 内部逻辑电路的短时错误。单粒子瞬态脉冲对于＜0.25 μM 工艺的 FPGA 影响较大。

位移损伤：单粒子位移损伤是单个粒子入射引起晶格原子移位、形成缺陷群、引起的永久性损伤。

上述辐射效应对 FPGA 造成的影响有的是永久性的，如总剂量效应、单粒子烧毁、位移损伤；有的是能够恢复的，如单粒子翻转、单粒子功能中断、单粒子瞬态脉冲。以上单粒子效应中 SEL、SEB 和SEGR 均有可能对器件造成永久性损伤。因此，一般星上系统都会采用抗 SEL 的器件。SEU 和 SET 虽然是瞬时影响，但其发生率远高于以上 3 种，反而更应引起重视。接下来根据对上述辐射影响的分析，研究提高 FPGA 抗辐射效应的可靠性设计方法。

随着 SRAM 型的 FPGA 随着工艺水平的提高、规模的增大和器件核电压的降低，抗总剂量效应性能不断提高，但是更容易受 SEU 和 SET 的影响。针对单粒子效应的问题，MAPLD、NSREC、RADECS 会议提交的报告认为，Virtex-II 系列产品抗总剂量辐射能力达到 200 krad，抗 SEL 的能力为LET 160 MeV·cm /mg 以下无闩锁，同时，需要考虑SEU、SET、SEFL 等单粒子效应

4.航天应用 FPGA 的可靠性设计

在航天、空间电子设备中，FPGA 主要用于替换标准逻辑，还用于 SOC 技术，提供嵌人式微处理器、存储器、控制器、通信接口等。其中，可靠性是FPGA 设计的主要需求。

根据功能及其重要性的不同，空间电子系统设计分为关键与非关键两大类，航天器控制为关键类，科学仪表为非关键类。航天器控制系统对 FPGA 的一般需求：高可靠、抗辐射加固和故障安全。科学仪器对 FPGA 的设计要求一般为高性能、耐辐射和失效安全，其可靠性则是由性能需求决定的，对 FPGA 的需求也因系统而异，如测量分辨率、带宽、高速存储、容错能力等。航天用 FPGA 的可靠性设计主要通过器件自身的硬件设计以及软件设计来实现。4.1 FPGA 的硬件可靠性设计

FPGA 的硬件可靠性设计主要是针对空间辐射效应的影响，借助制造工艺和设计技术较为彻底地解决了单粒子效应防护问题。一般从以下几个方面进行设计[6]： FPGA 整体设计加固、内部设计间接检测辐射效应的自检模块、引入外部高可靠性的监测模块。

整体加固设计是指在电子设备的外面采用一定厚度的材料进行整体辐射屏蔽，减少设备所受的辐射效应，经常采用的材料有铝、钽和脂类化合物等。这种方法在航天电子元器件中使用较多，也比较成熟。例如，作为美国军用微电子产品主要供应商的Honeywell，加固 ASIC 技术覆盖范围宽。Aeroflex 采用 “设计加固、商用 IC 工艺线流片” 的方式提供性能先进的加固 ASIC 产品，具备数模混合加固 ASIC的研制能力。这种采用商业线流片生产军用和加固微电子产品的技术线路，既有利于摆脱工艺加固对器件发展的约束，又有利于满足用户对先进加固器

件的需求，降低成本，缩短供货时间。Atmel 为用户提供了高性能、小尺寸、低功耗的各类器件的工艺资源，包括用于航天的耐辐照高速、低功耗数模混合 CMOS 工艺以及内嵌 EEPROM 的CMOS 工艺。国内从事军用微电子器件研制的单位很多，包括国有科研单位和非国有 IC 研制公司。但是，能够完成抗辐照加固 IC 研制的单位并不多。国内自行研制的加固 ASIC 产品已经在卫星中得到了成功应用。采用体硅外延层，也可以防止发生 SEI。例如，Xilinx 的 virtex-II 耐辐射产品是在军品等级器件的基础上进一步采用外延衬底设计，抗总剂量电离效应能力按照 MIL-STD-883 Method 1019 进行批次采样考核。自检模块的目的是通过某些模块的正常运行来预测整个 FPGA 运行的正常性。自检模块由分布在FPGA 重要布线区域附近的简单逻辑电路实现，也可以由多模冗余模块表决结果或者余数检测法以及奇偶校验法等其他产生的结果直接提供输出。4.2 FPGA 的软件可靠性设计

航天应用 FPGA 的软件可靠性设计是指应用软件程序配置来屏蔽辐射效应造成的运行失常。其中，冗余设计方法是被公认为比较可靠的对付辐射效应的方法。常用的冗余设计有三模冗余法(TMR，Triplemodule redundancy)和部分三模冗余法(PTMR，Partialtriple module redundancy)。虽然 TMR 能够提高系统的可靠性，但也会使模块速度降低、占用资源和功率增加。综合考虑其他设计指标，可以根据实际情况对关键部分使用部分三模冗余法。冗余结构尽管可以保证系统可靠性，但却不能及时发现并纠正错误，或为发现错误而引入了过多的组合逻辑，当应用于 FPGA 时，增加了容错电路自身出错的可能性。除此之外，星载系统无人值守的运行特点使得系统重构与故障恢复也非常困难。

对配置存储器的回读校验和重配置[6](或局部重配置)是一种有效的抵抗辐射效应的方法，通过对部分配置的重加载能够修复 SEU 效应造成的影响，其频率应是最坏情况 SEU 效应发生率的 10 倍。在重加载逻辑设计中，需要对重加载的实现方式、加载内容进行仔细设计，并不是所有的内容都可以重加载，也不是所有的内容都需要重新配置。

在系统设计中，采用高可靠性的反熔丝 FPGA负责从非易失大容量存储器中读取 Xilinx FPGA 的配置数据对其进行配置。在运行期间，对最容易受辐射效应影响的配置存储器按列进行读操作，然后与标准数据进行比对，对出现错误的列进行局部重配置。FPGA的可编程IO也容易受到辐射粒子影响产生 SEU 和 SEL。对输入输出脚设计三模冗余设计方法是一种非常有效方法，但是这种方法将需要占用 3 倍的 I/O 资源。如果 SET 作用在时钟电路或者其他数据、控制线上容易产生短脉冲抖动，有可能会造成电路的误触发或者数据锁存的错误，在设计时可采用同步复位设计内部复位电路、控制线使能信号线，逻辑数据在锁存时尽可能配合使能信号。

5.FPGA 航天应用发展趋势

目前，在深微亚米半导体工艺下，传统的 FPGA设计技术在器件良率、功耗、互联线延时、信号完整性、可测性设计等方面面临挑战[9]。基于传统技术的 FPGA 仍然在向高密度、高性能、低功耗的方向发展，使得 FPGA 从最开始的通用型半导体器件向平台化的系统级器件发展。基于异步电路的 FPGA 设计、3D 集成技术、新型半导体结构的应用将是 FPGA 技术发展的热点。航天、空间应用方面，国外航天对 FPGA 空间应用的总结和预测分析表明，空间应用对 FPGA 选用呈现出以下趋势：

(1)器件工作电压从 5 V 变为 3.3 V、2.5 V 甚至l.8 V；（2）从使用总剂量加固 FPGA 发展到使用耐总剂量 FPGA 产品；

(3)从 SEU 敏感寄存器 FPGA 的应用发展为使用内建寄存器 TMR 结构的 FPGA；(4)从只使用一次编程的反熔丝型 FPGA 发展为使用基于 SRAM/EEPROM 的可重置型 FPGA。这种选用趋势带来的突出问题是：从寄存器对SEU 敏感变为 FPGA 对 SEU 敏感；配置存储 FPGA的设计复杂性已经同 ASIC 的复杂程度相当。

6.结论

fpga学习心得体会篇2

1、该课程实现了通过usb 接口将代码与实验设备相结合的功能，并且使我对EL-S0PC4000 实验箱有了接触，了解并掌握了其所具备的一些功能，在实验中不仅使我学到了很多知识，并且其过程还充满了乐趣。

2、QuartusII 软件及FPGA 的设计与应用所采用的语言与我所学过的一些语言有所不同，该种语法与C 语言有一些相似之处，但在细枝末节上有该语言自己的习惯，这是学习这门语言的要点。学习一门语言并不是一周两周就能速成的，想要掌握这门语言还是需要日后自己不断地练习不断地积累经验，在完成一项工程后所带来的成就感也是使我持续学习的动力。

fpga实习报告篇3

课程名称：FPGA与硬件描述语言

英文名称： FPGA and hardware description language 课程类别：实践教学课课程编号：学

分： 4

学

时：68 课程简介：

FPGA与硬件描述语言该课程主要讲授数字逻辑电路的基本知识、基本理论和基本分析、设计方法，并利用现代EDA技术的verilog和Multisim进行数字逻辑电路分析与设计，它起到由专业基础课向专业课过渡的承上启下的作用。本课程的教学任务是通过本课程的理论学习，使学生掌握有关数字逻辑的基本理论，熟悉数字逻辑电路基本器件的电路结构、功能和使用方法，掌握数字逻辑电路的分析方法和设计方法。通过课堂教学演示环节及课程设计，使学生掌握利用Verilog和EDA工具进行数字逻辑电路设计的方法.课程内容：

1.概论：EDA设计方法以及FPGA/CPLD特点 2.层次建模的概念 3.基本概念 4.模块和端口 5.门级建模 6.数据流建模 7.行为级建模 8.任务与函数 9.实用建模技术 10.时序和延迟 11.开关级建模 12.用户自定义原语先修课程：《C语言程序设计》、《数字逻辑电路》适用专业：电子信息技术

教材（暂定）：《Verilog HDL 数字设计与综合》作者：(美)Sanir Palnitkar，译者: 夏宇闻胡燕祥刁岚松

电子工业出版社

参考教材：

1、《Verilog HDL数字设计与综合(第二版)》，电子工业出版社

夏宇闻

2、《电子工程师创新设计必备宝典系列之FPGA开发全攻略》，张国斌

3、《Verilong数字系统设计教程》，北航出版社

夏宇闻

开课学院：信息技术学院

具体课程内容与安排

第一章概述

第一节课程介绍

第二节学习重点及学习方法

第三节 EDA技术及发展与实现目标第四节硬件描述语言及IEEE标准第五节 EDA设计流程及优点第六节常用EDA工具

第七节电子设计自动化系统软件与器件

第八节数字系统设计方法

第九节九节 FPGA/CPLD的特点及发展

（一）采用多媒体，讲解与演示相结合

（二）内容及基本要求主要内容：【重点掌握】：FPGA/CPLD的优缺点，采用硬件描述语言(Verilog HDL)的设计流程。【掌握】：EDA设计流程方法及数字系统设计方法的比较和优点，自顶向下的设计方法；【了解】：EDA工具的发展以及特点，【一般了解】：EDA技术及发展

第二章层次建模的概念

第一节自底向上和自顶向下设计方法第二节模块的基本概念第三节四种不同的描述方式第四节逻辑仿真的构成

（一）采用多媒体，讲解与演示相结合

（二）内容及基本要求主要内容：【重点掌握】：数字电路自顶向下设计方法以及模块相关内容的学习；【难点】：自顶向下以及自底向上的设计思路；

第三章 verilog基本概念

第一节模块的结构第二节数据类型及其常量和变量第三节运算符及表达式

（一）采用多媒体，讲解与演示相结合

（二）内容及基本要求

主要内容：verilog基本语法和结构【重点掌握】：基本语法和概念以及词法约定【掌握】：各种数据类型【了解】：系统任务和编译指令【一般了解】：【难点】：各类寄存器数据类型

第四章模块和端口

第四节

模块第五节

端口列表第六节

端口声明

第四节端口连接规则第七节

端口与外部信号的连接第八节

层次命名

（一）采用多媒体，讲解与实验相结合

（二）内容及基本要求

主要内容：verilog的模块定义、组成部分以及端口列表以及声明和端口连接。

【了解】：verilog标示符的层次引用【重点掌握】：模块各部分的定义和应用【难点】：端口连接的命名规则

第五章门级建模

第一节

门的类型第二节门延迟

（一）采用多媒体，讲解与实验相结合

（二）内容及基本要求

主要内容：verilog如何用门级对实际电路做硬件电路建模【重点掌握】：门的类型与延迟，门级建模的具体设计电路【掌握】：上升、下降和关断延迟以及最小/典型/最大延迟【难点】：门级建模的具体电路实现

第六章数据流建模

第一节连续赋值语句assign 第二节延迟

第三节表达式、操作符和操作数第四节操作符类型

（一）采用多媒体，讲解与演示相结合

（二）内容及基本要求

主要内容：连续赋值语句以及使用数据流结构对实际电路的数字电路建模。【重点掌握】：连续赋值的定义及应用；操作符的类型【掌握】：延迟的概念和应用【难点】：用数据流语句设计电路，掌握门级建模与数据流建模的区别

第七章行为级建模

第一节结构化过程语句第二节过程赋值语句第三节条件语句第四节多路分支语句

第五节循环语句

第六节顺序块和并行块第七节生成块

（一）采用多媒体，讲解与实验相结合

（二）内容及基本要求

主要内容：行为级建模的语法以及结构【重点掌握】：在实际电路中进行行为级建模以及时序控制机制【掌握】：行为级建模的语法和语句，always、initial，阻塞和非阻塞以及 4 过程性赋值语句。

【难点】：行为级建模的具体实现

第八章结构语句、系统任务、函数语句和显示系统任务

第一节结构说明语句第二节任务和函数语句第三节其他任务和函数语句

（一）采用多媒体，讲解与演示相结合

（二）内容及基本要求

主要内容：任务与函数的定义区别以及应用【重点掌握】：任务和函数语句的使用【掌握】：模块、任务、函数和命名块定义和联系，任务与函数所需要的条件。

【难点】：任务和函数语句的使用

第九章实用建模技术

第一节过程连续赋值第二节改写（覆盖）参数

第三节条件编译和执行第四节时间尺度

第五节常用的系统任务

（一）采用多媒体，讲解与演示相结合

（二）内容及基本要求主要内容：【重点掌握】：assign deassign force 和release的定义和使用【掌握】：在模块调用时用defparam语句重新定义参数值【了解】：认识和理解系统任务，如文件输出、显示层次、选通显示、随机数生成、存储器初始化和值变转储等系统任务【一般了解】：【难点】：条件编译和verilog描述部件的执行。

第十章时序和延迟

第一节延迟模型第二节路径延迟建模第三节时序检查

第四节延迟反标注

（一）采用多媒体，讲解与演示相结合

（二）内容及基本要求主要内容：【重点掌握】：如何在仿真过程中用specify块设置路径延迟【掌握】：延迟模型的类型和定义【了解】：时序检查定义系统任务【一般了解】：延迟反标注【难点】：路径延迟建模的连接

第十一章开关级建模

第一节：开关级建模元件

主要内容：开关级建模的基本知识【一般了解】：仅作大概了解【难点】：

第十二章用户自定义原语

第一节：UDP的基本知识第二节：表示组合逻辑的UDP 第三节：表示时序逻辑的UDP 第四节：UDP表中的缩写符号第五节：UDP设计指南主要内容：

【重点掌握】编写时序和组合逻辑UDP：【难点】：UDP设计的原则以及与门级建模的区别

第十三章编程语言接口第一节：PLI的使用