数字电子时钟毕业设计

数字电子时钟毕业设计（精选8篇）

数字电子时钟毕业设计 篇1

设计说明书

数字电子时钟

起止日期：

2016 年

11月23日 至

2016年 11月 27 日

学生姓名

班级 学号

成绩

指导教师(签字)

交通工程学院（部）2016年

11月

29日

数字电子钟

设计一个数字电子钟，具体要求：

1、以24小时为一个计数周期；具有“时”、“分”、“秒”数字数码管显示电路；

2、具有校时功能；

3、整点前10秒，数字钟会自动报时，以示提醒；

4、设计+5V直流电源。（设计220V输入，+5V输出）

5、启动电路。

6、用PROTEUS画出电路原理图仿真成功再用数字电子技术实验箱验证。；

设计步骤及内容：

一、首先对本次设计所需要用到的器件的引脚及功能进行详细的了解 1、555定时器

“1”脚为公共接地端GND；“8”脚为正电源电压VCC；“2”脚是触发端；“4”脚为复位输出端； “7”脚为放电端；“6”脚位阈值端；“5”脚为控制电压输入端；“3”脚是输出端。2、74LS163

CEP、CET：计数使能输入端，高电平有效；CLK：时钟脉冲，上升沿触发；

MR：清零端，低电平有效；LOAD：并行置数使能端，低电平有效；RCO：进位信号输出端； D[0:3]:并行二进制数据输入端；Q[3:0]：计数状态输出端。

二、实验步骤

1、连接555定时器，产生1Hz方波。

首先将555定时器按照如图所示的接法连接起来，并根据555定时器电容充放电时间的计算确定各元件的取值。

电容充电时间T=0.7(R1+R2)C1 为使555定时器输入1Hz的方波，经计算各元件的取值为 R1=43K，R2=51K，C1=10u F，C2=0.01u F。3脚作为时钟脉冲的输出连接到各个计数器的CLK。

2、时钟电路的连接

本次设计使用的是74LS163芯片，因为它是16进制计数器，所以需要在控制端加上适当的门电路使其构成十进制计数器，将计数器按照如图所示的方式连接起来。

a、秒各位

将输出端的Q3、Q1用与门（74LS08）连接起来并输入到清零端MR，其目的是为了构成十进制，当计数器计数到9时，与门U1打开，经过非门U1A输出低电平使得MR在下一个脉冲上升沿时清零。

b、秒十位

与秒各位不同的是，秒十位的使能端是由各位Q3、Q1相与的电平控制的，秒十位的进位的条件是当各位为9时，在下一个脉冲的上升沿来临时进位。秒十位的清零需要等到个位为9且十位为5时，U2与U3经过U4输出高电平再经过U3A输出低电平，是的MR在下一个脉冲上升沿是清零。

c、分个位

分各位的构成原理与秒个位相似，不同的是控制端上的门电路换成了与非门U4(为了使之后方便连接门电路)，分个位的使能信号由U3输入，清零条件为分个位为9，秒为59时清零，清零信号由U5A输出的低电平提供。

d、分十位

分十位的构成原理与秒十位相似，使能信号由U4输出的高电平提供，清零条件为分为59，秒为59，清零信号由U7A输出的低电平提供。

e、时

时个位的使能信号由U7提供，时十位的使能信号由U9提供。时个位有两个清零信号，一个是当它自身为9时，等到下一个时钟脉冲的上升沿时清零，另一个是当十位为2，个位为3时，十位和个位同时清零。用与非门U12将个位Q2和十位Q1相连，再将两个清零信号相与，实现清零工作。

完整的时钟电路如下图所示

3、校准电路

校准电路连线图如图所示，当开关打在右边时，U14B关闭不工作，U14C送出一个高电平信 6

号，等到秒对分的进位信号来临时和进位信号通过U15A送出一个低电平，使得U15B打开，又因为U15B接入了分个位的使能端，所以相当于开关打在右边时校准电路成为分个位的使能信号进位信号；开关打在左边时，U14C关闭不工作，U14B送出一个高电平信号，然后与秒脉冲信号通过U14D送出一个低电平接入分个位的使能端，所以相当于开关打在左边时，分个位接收了一个秒脉冲信号，使得它能像秒钟一样计时并且能向十位进位，就相当于校准功能，当分钟跳到你想要的时间时把开关打到右边（此时时钟电路照常工作）从你调整好的时间继续计数，达到校准的目的。（时的校准电路与分的校准电路一样）

但是直接把校准电路这样连入时钟电路会出现一些问题，就是在校准的时候分会出现16进制，所以就需要在电路中加入反馈，将它控制到10进制，具体的反馈连接方式如图所示(不能接在MR端，不然会使电路出现问题)时钟电路与校准电路如图所示 将开关打到左边进行校准:

完成之后将开关打到右边继续计数：

4、报时电路

报时电路使用的是74HC30芯片，它是一个8输入与非门芯片，只有当所有输入都为1时输出为0，使得喇叭能够正常工作（喇叭一端接高电平一端接低电平），因为是整点报时，所以秒个位就不用接入芯片，只需在多余的两个引脚接入电源就可以实现在59分50秒到59秒的报时，具体接法如下图所示

整个可校准可报时的数字电路如图所示

三、心得体会

本次数字电子课程设计是我觉得收获非常大的一次实习，而这次课程设计给我们提供了一个应用自己所学知识来设计作品的平台。

在本次课程设计中，我更加熟悉Proteus软件的操作了，同时对74LS163、74LS161、74HC30、555等芯片加深了了解，和对它们的使用，对于数字、模拟电路的综合运用有了更深一步理解，为以后的电路分析和设计奠定了一定的基础。

本次课程设计很遗憾没能选择最有挑战性的课题来做，因为基础知识不够扎实，做数字电子时钟也是费了很大劲。

这次设计我主要觉得有两个难点：

一、从一开始没选择十进制计数器来做，所以使设计的电路看起来很复杂，并且进位需要考虑的很周全，越高位必要条件越多，所以用了许多门电路；

二、校准电路直接连入电路会产生十六进制，所以需要加反馈，在最开始不太理解反馈的意思，又去翻了数电书还问了老师很多次，接了很多遍才将反馈接出来。

数字电子时钟毕业设计 篇2

随着社会的发展, 钟表早已是人们日常生活中不可或缺的必需品之一。相较于传统的机械时钟, 数字时钟有着更高的精准性和直观性, 使用寿命也更长。加之可以通过相应的软硬件扩展出不同的功能, 数字时钟一直备受追捧。另外, 数字时钟设计也同样是电子电路教学中最为典型的综合性实验之一, 它让设计者对数字电路的理解和应用有更加深刻的认识。因此, 数字时钟的研究与设计不论是在商业领域还是教育领域都有着丰富的现实意义。本设计利用数字电子器件实现数字时钟功能电路, 电路原理清晰、结构简单、应用方便, 具有一定的扩展性。

1 总体设计

根据数字时钟所具备的基本功能, 本文按照如图1所示的原理框图进行电路设计。

2 计时电路

计时电路由6个74LS190芯片、4个二与非门、9个非门, 6个二与门以及6个LED数码显示管组成, 实现了从0时0分0秒到23时59分59秒的计时功能, 具体电路如图2所示。电路中74LS190芯片两两级联分别用于“时”计数、“分”计数和“秒”计数。“分”计时板块和“秒”计时板块设计原理相同, 均以其中一片74LS190芯片作为计数值的个位, 从0计到9, 然后产生进位信号。此进位信号作为另一片74LS190芯片的计数脉冲, 使计数值的十位开始由0到5变化。稍有区别的是“时”计数板块, 该板块的个位计数器在第一轮计数时, 应从0计到9, 然后产生进位信号, 使十位计数器开始计时。在第二轮计数时, 则应从0计到3。而十位计数器只需从0计到2。当十位计数器和个位计数器分别计到2和3, 在下一个计数脉冲到来时, 通过非门, 与门和与非门使得两个计数器分别置零, 达到预期的计数效果。各计时板块之间的级联是由前一个计时板块的十位计数器产生进位信号传给下一个计时板块的个位计数器作为计数脉冲构成的。

3 手动校时电路

当数字时钟在计时过程中出现误差时需要手动对数字时钟进行校对。本文就手动校时电路提供了两种设计方案。

方案一:利用三态门的输出特性来实现校时功能, 具体电路如图3所示。以对秒计时板块的个位计时器校时为例, 将四个三态门的输出端分别接在计时器的四个数据输入端上, 再通过四个单刀双掷开关来控制四个三态门的输入端。本文中控制端高电平有效, 因此四个三态门的使能控制端均接高电平, 电路可正常工作, 如接低电平, 输出端呈现高阻状态。再将计数器的置数端接一个单刀双掷开关 (即总开关) 控制计数器是否进行校时。在电路正常工作状态下, 当总开关接至高电平时, 计数器正常计数, 而当总开关接至低电平时, 计数器停止计数, 置数端通过三态门输入的高低电平置数在LED数码管上显示需要的数值, 以此实现校时功能。

方案二:利用基本门电路来实现校时功能, 具体电路如图4所示。当K1左闭合时, 输入的秒信号被封锁, 送秒计时板块的CP端无脉冲信号, 秒计时板块停止工作。当标准秒值和秒计时板块显示的当前秒值一致时, K1右闭合, 秒计时板块将从停止的数值开始向后计时完成秒计时板块的校正。在秒计时板块校时的过程中, 分计时板块无法得到计数脉冲信号, 因此分计时板块停止计时。当K2左闭合时, 秒信号可通过与非门2传给与非门4, 随即送往分计时板块的CP端。分计时板块按秒信号的速率开始计时直到和标准分值一致, 再右闭合K2, 分计时板块停止计时, 等到分信号到来时才又开始从当前的数值向后计时完成分计时板块的校时。时计时板块的校时原理与分计时板块相同, 此处不再赘述。

4 1Hz脉冲产生电路

本文采用555定时器构成多谐振荡电路, 产生1Hz的标准脉冲信号。具体电路如图5所示。

5 整点报时电路

为了便于验证, 此电路中暂以小彩灯取代蜂鸣器。通过与门、非门、或门实现在到达59分51秒、53秒、55秒、57秒时红色小彩灯点亮;而在59分59秒时红色小彩灯和绿色小彩灯同时点亮, 亮光持续1秒。当两个小彩灯熄灭时即为整点, 具体电路如图6所示。

6 系统电路仿真

EWB5.0是一款用于电子线路仿真的虚拟电子工作台软件。它采用直观的图形界面创建电路, 提供丰富的电子元器件库以及多种电路分析方法。软件仪器的控制面板和操作方式都与实物相似, 可以实时显示测量结果, 界面直观且操作方便。同时它也具有优良的兼容性, 可以与其它流行的电路设计软件交换数据。因此, 利用EWB5.0进行电路仿真大大缩短了在熟悉仿真软件上所耗费的时间, 从而进一步提高了电路设计和分析的效率。

将上文提到的计时电路、手动校时电路、1Hz脉冲产生电路以及整点报时电路连接成完整的数字时钟逻辑电路之后, 在EWB5.0软件平台上进行仿真, 仿真电路如图7所示。经过实际测试, 该电路可以实现“时”、“分”、“秒” (0时0分0秒到23时59分59秒) 的显示。同时还允许手动对“时”、“分”、“秒”进行校对。整点报时功能也可以正常实现, 电路会在59分51秒、53秒、55秒和57秒时输出750Hz的信号;而在59分59秒时输出1000Hz的信号, 1000Hz信号持续1秒代表到达了整点时刻。

7 结束语

本设计中的数字时钟电路全部由数字逻辑器件搭建而成, 硬件接好之后可以直接应用。相比利用单片机等其他嵌入式芯片, 本设计无需编写软件, 直接通过硬件实现电路功能, 从而大大降低了电路设计的难度, 也缩短了电路设计周期, 既节约成本又节省时间。另外, 该电路不仅可以单独用作数字时钟;也可以与其他功能电路结合, 作为计时子电路存在, 应用在数据采集系统、抢答器系统等。如果对电路功能有更多的要求, 比如显示“年”、“月”、“日”, 设置闹钟, 测量温度等, 可按照本文的设计思路根据不同需求进一步扩展电路的功能。

摘要：数字时钟设计既是电子教学中最为典型的综合性实验之一, 也在商业领域有着极为广泛地应用。文中介绍了一种以74LS190同步可预置的十进制可逆计数IC为主功能芯片, 联合其他逻辑门器件共同实现数字时钟功能的电路。该电路包含4个子模块, 分别是1Hz脉冲产生电路、计数电路、手动校时电路和整点报时电路。设计过程中利用EWB5.0软件仿真, 既提高了设计效率, 又节约了设计成本。经验证, 该电路工作稳定可靠, 达到了预期的效果。

关键词：74LS190,数字时钟,EWB5.0软件仿真

参考文献

[1]阎石.数字电子技术基础[M].4版.北京:高等教育出版社, 1998.

[2]李玲远.电子技术基础实验[M].北京:科学出版社, 2005.

[3]刘浩斌.数字电路与逻辑设计[M].北京:电子工业出版社, 2007.

[4]陶忠耀.基于AT89C51单片机的数字时钟设计[J].科技传播, 2013 (14) :220-221.

[5]赵霞, 邱玮炜, 卞桂龙.基于EWB5.12的数字时钟仿真制作[J].商情, 2010 (11) :35, 89.

[6]马海宽, 杜永良, 雷学林.基于Multisim10的数字时钟仿真探讨[J].机械制造与自动化, 2008, 37 (4) :155-159.

数字电子时钟毕业设计 篇3

【关键词】单片机AT89S51 LCD1602 DS18B20 DS1302

1. 绪论

时代的进步和发展的迅速崛起，单片机技术在生活工作、科研等各个领域已经引起了人们的广泛关注，现在已经是一种比较成熟的技术。单片机主控芯片可控制数字温度计和数字钟，数字温度计属于功能较多的温度计，可以设置任意温度的上下限，而且还具有报警功能，当温度不在设定范围内时，也可以报警;数字钟可以同步显示时间日历，日期和时间，这些都可以通过按键进行调整。本文所论述的系统采用的DS1302可为掉电保护电源提供可编程的充电功能，并且可以关闭充电功能。系统显示部分可用LCD液晶显示屏显示，工作方便，外表美观。

2. 系統组成

数字温度计和数字时钟电路的总体设计方框图如图所示：

2.1主控制模块

主控制模块采用单片机AT89S51，AT89S51是由P0，P1，P2，P3四个通用8位I/O口 以及中断控制口，复位，写选通，接地，电源等引脚组成，其中，P0口是地址/数据总线复用口，P1口是一个含有上拉电阻的双向的I/O口，在校验程序中接收低8位地址，P2口与P1口的区别是在校验程序中接收高八位地址，P3口除了一般I/O口的功能外，还具有第二功能，这是其他I/O所不具有的功能，中断控制口可以控制中断的优先级。

AT89S51内部图如下：

2.2温度传感器DS18B20

温度传感器DS18B20包括温度传感器，高温触发器TH，低温触发器TL，配置寄存器，以及8位CRC发生器。DS18B20具有单线接口的优点，一个端口引脚就可以进行通信，而且多个DS18B20可以并联在三线上，多点组网功能就可以得以实现;用户同时还可以根据自己的要求进行报警设置，设计起来十分方便。DS18B20具有很多优点，例如像耐碰耐磨，小体积，方便使用，封装形式多样化等优点。

DS18B20内部结构框图如下图所示：

2.3液晶显示屏LCD1602

液晶显示器的优点有很多，功耗微小、小体积、内容显示丰富、轻巧超薄等都是它明显的优势，很多地方都开始了对其越来越多的使用。液晶模块LCD1602是一种用点阵图形的方法来显示字符的显示器，根据显示的内容量可以分为11行16个字、2行16个字等多种显示方式。

LCD1602内部图形如下：

3. 总结

数字时钟温度不仅可以显示精确的温度，因为使用了具有独特功能的时钟芯片DS1302，还具有同步更新的日期与时间以及闰年补偿的优点。

参考文献：

[1] 陈永真.全国大学生电子设计竞赛试题精解选.北京： 电子工业出版社，2007 .

[2] 李朝青.单片机原理及接口技术.北京： 北京航空航天大学出版社，1998 .

[3] 张琳娜，刘武发.传感检测技术及应用.北京： 中国计量出版社，1999 .

数字时钟课程设计 篇4

一、设计目的

数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.二、设计要求

（1）设计指标

① 时间以12小时为一个周期； ② 显示时、分、秒；

③ 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； ④ 计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时； ⑤ 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。（2）设计要求

① 画出电路原理图（或仿真电路图）； ② 元器件及参数选择； ③ 电路仿真与调试；

④ PCB文件生成与打印输出。

（3）制作要求

自行装配和调试，并能发现问题和解决问题。

（4）编写设计报告

写出设计与制作的全过程，附上有关资料和图纸，有心得体会。

三、原理框图

1．数字钟的构成

数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。

0 / 12

（a）数字钟组成框图

2．晶体振荡器电路

晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用ＴＴＬ门电路构成；另一类是通过ＣＭＯＳ非门构成的电路，本次设计采用了后一种。如图（b）所示，由ＣＭＯＳ非门Ｕ１与晶体、电容和电阻构成晶体振荡器电路，Ｕ２实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻Ｒ１为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容Ｃ１、Ｃ２与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个１８０度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。

（b）CMOS 晶体振荡器（仿真电路）/ 12 3．时间记数电路

一般采用10进制计数器如74HC290、74HC390等来实现时间计数单元的计数功能。本次设计中选择74HC390。由其内部逻辑框图可知，其为双2-5-10异步计数器，并每一计数器均有一个异步清零端（高电平有效）。

秒个位计数单元为１０进制计数器，无需进制转换，只需将ＱＡ与ＣＰＢ（下降沿有效）相连即可。ＣＰＡ（下降没效）与１ＨZ秒输入信号相连，Ｑ３可作为向上的进位信号与十位计数单元的ＣＰＡ相连。

秒十位计数单元为６进制计数器，需要进制转换。将１０进制计数器转换为６进制计数器的电路连接方法如图 ２.４所示，其中Ｑ２可作为向上的进位信号与分个位的计数单元的ＣＰＡ相连。

十进制-六进制转换电路

分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的Ｑ３作为向上的进位信号应与分十位计数单元的ＣＰＡ相连，分十位计数单元的Ｑ２作为向上的进位信号应与时个位计数单元的ＣＰＡ相连。

时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为１２进制计数器，不是１０的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行１２进制转换。利用１片７４ＨＣ３９０实现１２进制计数功能的电路如图（d）所示。

（d）十二进制电路

另外，图（d）所示电路中，尚余－２进制计数单元，正好可作为分频器２ＨZ输出信号转化为１ＨZ信号之用。

4．译码驱动及显示单元电路

选择ＣＤ４５１１作为显示译码电路；选择ＬＥＤ数码管作为显示单元电路。由CD4511把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。这里的LED数码管是采用共阴的方法连接的。

计数器实现了对时间的累计并以8421BCD码的形式输送到CD4511芯片，再由451/ 12 芯片把BCD码转变为十进制数码送到数码管中显示出来。

5．校时电路

数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。即为用COMS与或非门实现的时或分校时电路，In1端与低位的进位信号相连；In2端与校正信号相连，校正信号可直接取自分频器产生的1HZ或2HZ（不可太高或太低）信号；输出端则与分或时个位计时输入端相连。当开关打向下时，因为校正信号和0相与的输出为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态；当开关打向上时，情况正好与上述相反，这时校时电路处于校时状态。

实际使用时，因为电路开关存在抖动问题，所以一般会接一个RS触发器构成开关消抖动电路，所以整个较时电路就如图（f）。

（f）带有消抖电路的校正电路

6．整点报时电路

电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。

当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的QＣ和QＡ、个位的QＤ和QＡ及秒计数器十位的QＣ和QＡ相与，从而产生报时控制信号。

报时电路可选74HC30来构成。74HC30为8输入与非门。/ 12 说明：当时间在59分50秒到59分59秒期间时 分十位、分个 位和秒十位均保持不变，分别为5，9和5；因此，可以将分计数器十位的Qc和QA，个位的QD和QA及秒计数器十位的QC和QA相与，从而产生报时控制信号。IO1分计数器十位的Qc和QAIO2U11VCCIO35VVCCX182345V分计数器个位的QD和QAIO456114V_0.5WIO512秒计数器十位的QC和QAIO674HC30D数字钟设计－整点报时电路部分

四、元器件

1．四连面包板1块（编号A45）2．镊子1把 3．剪刀1把

4．共阴八段数码管6个 5．网络线2米/人 6．CD4511集成块6块 7．CD4060集成块1块 8．74HC390集成块3块 9．74HC51集成块1块 10．74HC00集成块4块 11．74HC30集成块1块 12．10MΩ电阻5个 13．500Ω电阻14个 14．30p电容2个

15．32.768k时钟晶体1个 16．蜂鸣器10个（每班）1）芯片连接图

1)74HC00D

2)CD4511 / 12

3)74HC390D

4)74HC51D

2．面包板的介绍

面包板一块总共由五部分组成，一竖四横，面包板本身就是一种免焊电板。面包板的样式是：

/ 12 面包板的注意事项：

1． 面包板旁一般附有香蕉插座，用来输入电压、信号及接地。2． 上图中连着的黑线表示插孔是相通的。

3． 拉线时，尽量将线紧贴面包板，把线成直角，避免交叉，也不要跨越元件。4． 面包板使用久后，有时插孔间连接铜线会发生脱落现象，此时要将此排插孔做记号。并不再使用。

五、各功能块电路图

数字钟从原理上讲是一种典型的数字电路，可以由许多中小规模集成电路组成，所以可以分成许多独立的电路。

（一）六进制电路

由74HC390、7400、数码管与4511组成，电路如图一。

U1A3123U2A12Com74HC00D74HC00DU5SEVEN_SEG_COM_KABCDEFGU3AV1 32Hz 5V141INA1INB21CLR31QA1QB1QC1QD5677126U413DADBDCDD5OAOBOCODOE1211109151474HC390D43~ELOF~BI~LTOGVCC5V4511BD将十进制计数器转换为六进制的连接方法

（二）十进制电路

由74HC390、7400、数码管与4511组成，电路如图二。/ 12 U4A3126U4B4574HC00D74HC00DComU3SEVEN_SEG_COM_KU1AV1 60Hz 5V141INA1INB21CLR31QA1QB1QC1QD5677126U213DADBDCDD5OAOBOCODOE12111091514ABCDEFGVCC5V74HC390D43~ELOF~BIOG~LT4511BD十进制接法测试仿真电路

（三）六十进制电路

由两个数码管、两4511、一个74HC390与一个7400芯片组成，电路如图三。

（四）双六十进制电路

由2个六十进制连接而成，把分个位的输入信号与秒十位的Qc相连，使其产生进位，电路图如图四。/ 12

ComComSEVEN_SEG_COM_KU1B6453U1A12U4SEVEN_SEG_COM_KU7U11BABCDEFG64513DADBDCDD5OAOBOCODOE~ELOF~BI~LTOG1211109151421CLR141INA1INB3U10A12ABCDEFG74HC00D74HC00DU3B15122INA2INB142CLR132QA2QB2QC2QD11109U2712674HC00D74HC00DU8A31QA1QB1QC1QD5677126U913DADBDCDD5OAOBOCODOE12111091514VCC5V74HC390D43U1C891011U1D12134511BD74HC390DComVCCU643~ELOF~BI~LTOG5VSEVEN_SEG_COM_K74HC00D74HC00DABCDEFG84511BDComU15C91011U16DSEVEN_SEG_COM_K1213U14U3A131INA1INB21CLR1QA1QB1QC1QD5677126U513DADBDCDD5OAOBOCODOE1211109151474HC00D74HC00DU12B15122INA2INB142CLR132QA2QB2QC2QD111097126U13DADBDCDD5OAOBOCODOEABCDEFG***14V1 100kHz 5V474HC390D43~ELOF~BI~LTOGVCC74HC390D5V43~ELOF~BI~LTOG4511BD4511BD

（五）时间计数电路

由1个十二进制电路、2个六十进制电路组成，因上面已有一个双六十电路，只要把它与十二进制电路相连即可，详细电路见图五。

ComComComComComComU1SEVEN_SEG_COM_KU2SEVEN_SEG_COM_KU4SEVEN_SEG_COM_KU3SEVEN_SEG_COM_KU5SEVEN_SEG_COM_KU6SEVEN_SEG_COM_KABCDEFGABCDEFGABCDEFGVCCVCCABCDEFGABCDEFGABCDEFG5V***45VVCCVCC***49***45V***3121110***01514145V9VCCOG995V99OAOBODOAOBODOAOBODOEOEOCOCOCOFOFOEOGOAOBODOAOBODOAOBODOEOEOCOCOCOFOFOEOGOG~LT~LT~EL~EL~BI~BI~ELDADCDDDADCDDDADC~LT~LT~LTDBDB~EL~EL~EL~BI~BIDADCDDDADCDDDADCDBDB3DBDD~BI5V73DBDD4511BD54511BD******12643U23CU25A74HC00D***8U21A74HC00D13111038U20C74HC00D3U19A74HC00D131110974HC00D9356356772QB1QD2QD2QD1QB1QC2QB2QC2QB2QC1QB1QA2QA2QA1QA1QC1QD2QA2QC2QD61QB2INA1CLR2CLR2CLR1INA1INB2INA2INB2INA2INB1INA1INA1INB74HC00D161CLR74HC390D6151INB74HC00D111CLRU26B74HC390D74HC390N1174HC390N74HC390DU20B1574HC00D1262INB74HC00D74HC00D***242V1 1000Hz 5V时，分，秒计时电路图

（六）校正电路

由74CH51D、74HC00D与电阻组成，校正电路有分校正和时校正两部分，电路如图六。/ 12

142CLRU13AU16B1QA1QC1QDU24DU22BU14AU17BU20DU15AU18B74HC390N43~BI~LT4511BDOGU7U8OFU10VCC4511BDOGU9U114511BDOFU124511BD1010921921254***254IO1VCC正常输入信号5V校正信号IO2R1U2C9108小时校正电路J110Mohm74HC00D注意：分校时时，不会进位到小时。U11111213910U2DKey = A12R210MohmIO313U2A8123时计数器IO574HC00D1123674HC00D正常输入信号校正信号IO4R3U3A10Mohm12U2B456分计数器IO64574HC00D74HC51D3J274HC00DKey = B分钟校正电路分校正时锁定小时信号输入R410MohmU3B456图中采用基本RS触发器构成开关消抖动电路，其中与非门选用74HC00；对J1和J2，因为校正信号与0相与为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态，当开关打向上时，情况正好与上述相反，这时电路处于校时状态。74HC00D数字钟设计－校时电路部分

（七）晶体振荡电路

由晶体与2个30pF电容、1个4060、一个10兆的电阻组成，芯片3脚输出2Hz的方波信号，电路如图七。

（八）整点报时电路

由74HC30D和蜂鸣器组成，当时间在59:50到59:59时，蜂鸣报时，电路如图八。/ 12 说明：当时间在59分50秒到59分59秒期间时 分十位、分个 位和秒十位均保持不变，分别为5，9和5；因此，可以将分计数器十位的Qc和QA，个位的QD和QA及秒计数器十位的QC和QA相与，从而产生报时控制信号。IO1分计数器十位的Qc和QAIO2U11VCCIO35VVCCX182345V分计数器个位的QD和QAIO456114V_0.5WIO512秒计数器十位的QC和QAIO674HC30D数字钟设计－整点报时电路部分

六、总接线元件布局简图

整个数字钟由时间计数电路、晶体振荡电路、校正电路、整点报时电路组成。

其中以校正电路代替时间计数电路中的时、分、秒之间的进位，当校时电路处于正常输入信号时，时间计数电路正常计时，但当分校正时，其不会产生向时进位，而分与时的校位是分开的，而校正电路也是一个独立的电路。

电路的信号输入由晶振电路产生，并输入各电路。简图如图九。

七、芯片连接总图

因仿真与实际元件上的差异，所以在原有的简图的基础上，又按实际布局画了这张按实际芯片布局的接线图，如图十。

八、总结

1． 实验过程中遇到的问题及解决方法

① 面包板测试

测试面包板各触点是否接通。

② 七段显示器与七段译码器的测量 / 12 把显示器与CD4511相连，第一次接时，数码管完全没有显示数字，检查后发现是数码管未接地而造成的，接地后发现还是无法正确显示数字，用万用表检测后，发现是因芯片引脚有些接触不良而造成的，所以确认芯片是否接触良好是非常重要的一件事。

③ 时间计数电路的连接与测试

六进制、十进制都没有什么大的问题，只是芯片引脚的老问题，只要重新插过芯片就可以解决了。但在六十进制时，按图接线后发现，显示器上的数字总是100进制的，而不是六十进制，检测后发现无论是线路的连通还是芯片的接触都没有问题。最后，在重对连线时发现是线路接错引脚造成的，改过之后，显示就正常了。

④ 校正电路

因上面程因引脚接错而造成错误，所以校正电路是完全按照仿真图所连的，在测试时，开始进行时校时时，没有出现问题，但当进行到分校时时，发现计数电路的秒电路开始乱跳出错。因此，电路一定是有地方出错了，在反复对照后，发现是因为在接入校正电路时忘了把秒十位和分个位之间的连线拿掉而造成的，因此，在接线时一定要注意把不要的多余的线拿掉。

2． 设计体会

通过这次对数字钟的设计与制作，让我了解了设计电路的程序，也让我了解了关于数字钟的原理与设计理念，要设计一个电路总要先用仿真仿真成功之后才实际接线的。但是最后的成品却不一定与仿真时完全一样，因为，再实际接线中有着各种各样的条件制约着。而且，在仿真中无法成功的电路接法，在实际中因为芯片本身的特性而能够成功。所以，在设计时应考虑两者的差异，从中找出最适合的设计方法。通过这次学习，让我对各种电路都有了大概的了解，所以说，坐而言不如立而行，对于这些电路还是应该自己动手实际操作才会有深刻理解。

3． 对设计的建议

数字电子时钟毕业设计 篇5

学生姓名：专业班级：指导教师：工作单位：题目: 数字时钟设计初始条件：

1． 运用所学的模拟电路和数字电路等知识；

2． 用到的元件：实验板、电源、连接导线、74系列芯片、555芯片或微处理器等。

要求完成的主要任务:

1． 设计一个有“时”，“分”，“秒”（23小时59分59秒）显示且具有校时功能的电子钟；

2． 扩展功能：整点报时即在某分某秒能输出某一音频信号；

3． 严格按照课程设计说明书要求撰写课程设计说明书。

时间安排：

第1天下达课程设计任务书，根据任务书查找资料；

第2～4天进行方案论证，软件模拟仿真并确定设计方案；第5天提交电路图，经审查后领取元器件；

第6～8天组装电路并调试，检查错误并提出问题；

第9～11天结果分析整理，撰写课程设计报告，验收调试结果； 第12～14天补充完成课程设计报告和答辩。

电子时钟开题报告 篇6

课题名称 基于单片机的电子时钟设计

姓名 xx

学号 xx

班级 信息xx班

专业 电子信息工程

院系 信息工程学院

指导教师 xxx

一、选题依据

1 课题的目的

社会对信息交换不断提高的要求及高新技术的逐步发展，促使电子时钟发展并且投入市场得到广泛应用。

2 课题意义

二十一世纪是数字化技术高速发展的时代，而单片机在数字化高速发展的时代扮演着极为重要的角色。电子时钟的开发与研究在信息化时代的今天亦是当务之急，因为它应用在学校、机关、企业、部队等单位礼堂、训练场地、教学室、公共场地等场合，可以说遍及人们生活的每一个角落。所以说电子时钟的开发是国家之所需，社会之所需，人民之所需。 3 课题研究的背景 随着科技的快速发展，时间的流逝,从观太阳、摆钟到现在电子钟，人类不断研究，不断创新纪录。它可以对年、月、日、时、分、秒进行计时，还具有闰年补偿等多种功能，而且DS1302的使用寿命长，误差小。对于数字电子时钟采用直观的数字显示，可以同时显示年、月、日、时、分、秒和温度等信息，还具有时间校准等功能。该电路采用STC89C52单片机作为核心，功耗小，能在3V的低压工作，电压可选用3~5V电压供电。 此万年历具有读取方便、显示直观、功能多样、电路简洁、成本低廉等诸多优点，符合电子仪器仪表的发展趋势，具有广阔的市场前景。

二、基本内容及解决的主要问题

1 本课题所研究的电子万年历是单片机控制技术的一个具体应用，主要研究内容包括以下几个方面：

(1)选用电子万年历芯片时，应重点考虑功能实在、使用方便、单片存储、低功耗、抗断电的器件。

(2)根据选用的电子万年历芯片设计外围电路和单片机的接口电路。

(3)在硬件设计时，结构要尽量简单实用、易于实现，使系统电路尽量简单。

(4)根据硬件电路图，在开发板上完成器件的焊接。

(5)根据设计的硬件电路，编写控制STC89C52芯片的单片机程序。

(6)通过编程、编译、调试，把程序下载到单片机上运行，并实现本设计的功能。

(7)在硬件电路和软件程序设计时，主要考虑提高人机界面的友好性，方便用户操作等因素。

2 设计报告内容要求：

(1)目的。

(2)设计指标。

(3)画出设计的原理框图，并要求说明该框图的工作过程及每个模块的功能。

(4)元器件清单。

(5)设计制作的进程考虑时钟及控制信号关系、测试、验证的顺序写出工作进程。

(6)画出各功能模块的电路图，加上原理说明(如2、5进制到10进制转换，10进制到6进制转换的原理，个位到十位的进位信号选择和变换等)。

(7)画出总布局接线图(集成块按实际布局位置画，计数器到译码器的数据线、译码器到数码管的数据线简化画法但集成块的引脚须按实际位置画，并注明名称。)

(8)描述设计制作的数字钟的运行结果和操作。

(9)总结：设计过程中遇到的问题及解决办法，课程设计过程体会,对课程设计内容、方式、要求等各方面的建议。

3技术路线

1)收集、查阅相关技术资料，消化吸收，融会贯通，形成多种方案，设想、并分析选择出较合理的方案。

2)对方案进行分析对比作出选择，选择最优的进行设计。

3)用proteus绘出工作原理图，设计出程序流程图。

4)运用软件工程设计理论及而向对象软件设计方法进行需求分析和详细设计。采用标准化程度高、程序可移植好的语言，以使所开发的软件将来能够移植到不同的硬件环境下运行。

5)用统一标准的格式书写原程序清单，改进程序的可读性。

4 实验仪器、工具：

1)5V电源(或实验箱)4个人合用1个。

2)四连面包板1块。

3)示波器2个(每班)

4)万用表5个(每班)。

5)镊子1把。

6)剪刀1把。

5 实验器件:

1)网络线2米/人。

2)共阴八段数码管6个。

3)CD4511集成块6块。

4)CD4060集成块1块。

5)74HC390集成块3块。

6)74HC51集成块1块。

7)74HC00集成块4块。

8)74HC30集成块1块。

9)10MΩ电阻5个。

10)500Ω电阻14个。

11)30p电容2个。

12)32.768k时钟晶体1个。

13)蜂鸣器10个(每班)。

三、设计步骤与进度安排

(一)、功能模、设计指标：

1.显示时、分、秒。

2.可以24小时制或12小时制。

3.具有校时功能，可以对小时和分单独校时，对分校时的时候，停止分向小时进位。校时时钟源可以手动输入或借用电路中的时钟。

4.具有正点报时功能，正点前10秒开始，蜂鸣器1秒响1秒停地响5次。

5.为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号。

(二)、设计要求：

1.画出总体设计框图，以说明数字钟由哪些相对独立的块组成，标出各个模块之间互相联系，时钟信号传输路径、方向和频率变化。并以文字对原理作辅助说明。

2.设计各个功能模块的电路图，加上原理说明。

3.选择合适的元器件，在面包上接线验证、调试各个功能模块的电路，在接线验证时设计、选择合适的输入信号和输出方式，在充分电路正确性同时，输入信号和输出方式要便于电路的测试和故障排除。

4.在验证各个功能模块基础上，对整个电路的元器件和布线，进行合理布局，进行整个数字钟电路的接线调试。 制作要求： 自行装配、接线和调试，并能检查和发现问题，根据原理、现象和测量的数据分析问题所在，加以解决。学生要解决的问题包括元器件和面包板故障引起的问题。

(三)、设计报告内容要求：

1.目的。

2.设计指标。

3.画出设计的原理框图，并要求说明该框图的工作过程及每个模块的功能。

4.元器件清单。

5.设计制作的进程，考虑时钟及控制信号的关系、测试、验证的顺序，写出自己的工作进程。

6.画出各功能模块的电路图，加上原理说明(如2、5进制到10进制转换，10进制到6进制转换的原理，个位到十位的进位信号选择和变换等)。

7.画出总布局接线图(集成块按实际布局位置画，关键的连接单独画出，计数器到译码器的数据线、译码器到数码管的数据线可以简化画法，但集成块的引脚须按实际位置画，并注明名称。)

8.描述设计制作的数字钟的运行结果和操作。

9.总结。 设计过程中遇到的问题及解决办法，课程设计过程体会，对课程设计内容、方式、要求等各方面的建议。

四、方法、措施

1.本课题所研究的电子万年历是单片机控制技术的一个具体应用，主要研究内容包括以下几个方面：

(1)选用电子万年历芯片时，应重点考虑功能实在、使用方便、单片存储、低功耗、抗断电的器件。

(2)根据选用的电子万年历芯片设计外围电路和单片机的接口电路。

(3)在硬件设计时，结构要尽量简单实用、易于实现，使系统电路尽量简单。

(4)根据硬件电路图，在开发板上完成器件的焊接。

(5)根据设计的硬件电路，编写控制STC89C52芯片的单片机程序。

(6)通过编程、编译、调试，把程序下载到单片机上运行，并实现本设计的功能。

(7)在硬件电路和软件程序设计时，主要考虑提高人机界面的友好性，方便用户操作等因素。

2.方案的论证与选择

方案一：采用LED液晶显示屏,液晶显示屏的显示功能强大,可显示大量文字,图形显示多样清晰可见,但是价格昂贵,需要的接口线多,所以在此设计中不采用LED液晶显示屏。

方案二：采用点阵式数码管显示，点阵式数码管是由八行八列的发光二极管组成，对于显示文字比较适合,如采用在显示数字显得太浪费且价格也相对较高,所以也不用此种作为显示。

方案三：采用LCD液晶显示屏 如果选择此方案，将会降低系统的功耗，这样就可以用电池供电，便于携带。但液晶显示器价格较高且驱动电电路复杂，使用起来有一定的难度。综上所述，LED数码管比较方便，但用液晶能更好的显示数据时间，所以扩展功能将数码管换做液晶。

3.设计经验总结：

(1)要求学生根据原理和芯片引脚图，分功能设计原理图，并根据接线顺序分步骤验证。

(2)容易出现故障为接触不良。

a) 集成块引脚方向预先弯好对准面包板的金属孔，再小心插入。

b)导线的剥线长度与面包板的厚度相适应(比板的厚度稍短)。

c)导线的裸线部分不要露在板的上面，以防短路。

d)导线要插入金属孔中央。

(3)按照原理图接线时首先确保可靠的电源和接地。

(4)注意芯片的控制引脚必须正确接好。

(5)检查故障时除测试输入、输出信号外，要注意电源、接地和控制引脚。

(6)注意芯片引脚上的信号与面包板上插座上信号是否一致(集成块引脚与面包板常接触不良)。

(7)为了便于测试，可将2Hz信号直接输入到各级计数器。

(8)接校时电路时可接模拟信号输入(如1Hz和2Hz)测试输出信号的切换正确后，再将秒进位和分进位信号接到校时电路，再接校时电路输出到分计数器和时计数器。

(9)从较时电路接入信号时，必须将原进位信号拔掉。

4.选题研究的主要内容：

(1)系统设计主要包括显示部分和数字时钟模块设计、显示接口芯片的选择、串口通讯芯片的选择、电源模块的选择。

(2)系统软件设计

(3) 系统调试和实验结果的测试

五、设计成果

在整个设计过程中，硬件方面主要设计了STC89C52单片机的最小系统、DS1302接口电路、DS18B20接口电路、闹钟及LCD显示;软件方面借助各个渠道的资料，主要设计了阳历数据读取程序、阳历转阴历程序、温度采集程序、闹铃程序以及LCD显示程序;系统的调试主要是通过一块STC89C52开发板，再借助于Keil、STC以及少许自己搭建的外围电路实现的;再此过程中，分步调试时显示出了阳历的日期及时间，还有实时温度，集中调试时没有达到预

期效果。此万年历具有读显示直观、功能多样、电路简洁、成本低廉等诸多优点，符合电子仪器仪表的发展趋势，具有广阔的市场前景。

六、主要参考文献[3]

[1]苏平.单片机的原理与接口技术[M].北京:电子工业出版社，2006：1-113.

[2]左金生.电子与模拟电子技术[M].北京:电子工业出版社，：105-131.

[3]马忠梅，籍顺心.单片机的C语言应用程序设计[M].北京航空航天大学出版社，

[4]楼然苗.单片机课程设计指导[M]. 北京：北京航空航天大学出版社，2007.7

[5]朱思荣.51单片机实现公历与农历、星期的转换[Z].当当电子网

[6]李广弟. 单片机原理及应用[M] 北京航空航天大学出版社, [7]王越明.电子时钟的设计[J].黑龙江科技信息，20

备注：

[1] 课题类型：产品设计类、工艺设计类、方案设计类等。

[2] 课题来源：教学科研、生产实际、社会实际、模拟等。

数字电子时钟毕业设计 篇7

随着电子技术的飞速发展, 国内外已大量地把FPGA/CPLD器件、微处理器、GPS定时校频等技术应用于高精度时钟的研究与设计[1,2]。一个时钟的准确与否主要取决产生秒脉冲的频率源准确度。高稳晶振和铷原子频标等设备产生的秒脉冲具有很高的频率准确度, 但其造价昂贵;普通晶振的准确度虽然只有10-5左右, 但因其累积误差具有良好的一致性[3], 通过定时校频设备 (长、短波接收机和GPS接收机) 对其进行比对校准后, 准确度会得到显著提高[4,5]。GPS高精度授时技术因其技术指标较高和造价较低被广泛应用。本文以GPS秒脉冲作为标准频率源, 对晶振产生的秒脉冲进行比对测量, 采用回归分析法对晶振累积误差数据进行数理统计[6], 并对其秒脉冲在线自动修正, 设计了一种易于实现、成本低廉且具有自校准功能的数字时钟系统。

1 数字时钟组成原理

基于频率补偿的高精度数字时钟由GPS定时接收机、普通晶振、鉴相及相差测量电路、时钟产生及校准电路、单片机数据算法处理模块等组成。系统组成如图1所示。

GPS定时接收机每秒输出1路TTL电平的标准秒脉冲 (1 PPS) , 秒脉冲的时间信息数据通过RS 232串口输出 (TTL电平) , 由单片机读取。晶振是本地秒脉冲产生和相差测量的频率源, 时钟产生及校准电路产生本地原始秒脉冲及修正后秒脉冲。鉴相电路产生本地晶振和GPS秒脉冲相位差, 相差测量电路采用脉冲填充计数法测量GPS秒脉冲与本地秒脉冲相位的差值[7], 测量结果由单片机读取。单片机采用最小二乘法计算出相差修正值并传送给时间校准电路, 校准本地秒脉冲与GPS精确同步。

时钟产生电路是1 Hz频率源, 由晶振分频得到, 精密调整分频系数可以获得高精度1 Hz频率信号。普通晶振标称频率与实际输出频率有误差且随时间产生累积, 长期稳定性差而短期稳定性好。以GPS秒脉冲定时, 用比时法测量晶振实际分频输出的1 Hz频率与GPS秒脉冲的相位差值, 每秒测量一次, 测量结果通过并行接口电路送入单片机的存储单元, 单片机对采集到的一组相差值进行基于一元回归的最小二乘数理统计, 计算出晶振误差估计值, 通过调整晶振分频系数以校准输出频率。从而构造一种低成本的具有较高精度的本地时钟系统。

2 硬件电路设计

硬件电路模块设计均以可编程逻辑器件EPM7128SLC84的CPLD作为目标器件。软件为Altera公司的QuartusⅡ, 采用Verilog HDL硬件描述语言设计模块功能[8]。

电路设计主要分为本地时钟产生及校准模块, 鉴相及相差计数模块。

2.1 时钟产生及校准模块

时钟产生校准电路组成如图2所示, 主要由24位计数器、预置值寄存器、比较器电路组成。

系统上电后, 复位信号对24位计数器、24位预置值寄存器清零。以GPS秒脉冲上升沿作为首次计数的同步信号, 开始对本地晶振计数。24位计数器计数值与预置初始频率值 (11 059 200 Hz) 比较, 若不相等, 继续完成计数操作, 若两者相等, 则对计数器清零, 重新开始计数, 这样通过对晶振分频就得到了本地秒脉冲信号。

由于晶振存在漂移误差, 本地产生的秒脉冲不可避免的与GPS秒脉冲存在相位差, 鉴相及相差计数电路每秒都会对两者的相位差进行提取并计数。一旦采集的相差数据达到单片机需要的数据量 (在本系统中设计提取相差数据量为20个) , 则单片机采用最小二乘法对得到的数据进行统计计算, 得到补偿后的频率值, 并通过预置值寄存器送入CPLD, 实现晶振频率修正。图3为用示波器观测到的波形。Ch1通道为GPS接收机输入的秒脉冲, Ch2通道为晶振产生的秒脉冲波形, Ch3通道为数据传输中断请求信号。

2.2 鉴相与相差计数电路设计实现

鉴相电路主要将GPS秒脉冲和晶振秒脉冲的相位差信号提取出来, 作为相差计数电路的闸门信号。这里设计了3D鉴相器完成这一功能。

3D鉴相器使用3个D触发器和1个2选1选择器构成, 以GPS信号作参考, 分别在晶振秒脉冲前沿超前、滞后的情况下, 以选择器A端、B端作为输出, S端作为晶振秒脉冲相位变化的标志。其电路组成如图4所示。时序仿真图如图5所示。

相差计数电路采用闸门法[9], 以晶振脉冲作为计数填充脉冲对相差信号计数, 并将计数结果保存在存储器中。晶振秒脉冲下降沿中断触发信号触发单片机响应中断, 将相差数据读入单片机的内存单元, 然后向CPLD计数器发出清零信号, 对相差计数器清零, 等待下一个相差信号的到来。

3 算法设计

软件设计所用器件为P89C51单片机, 开发环境为Keil C51[10]。单片机实现最小二乘算法, 具体实现方法如下:单片机接收相差数据到其设定数值时, 将得到的数据按一元线性数理统计模型进行计算[3,6], 得到模型系数a, b的估计值和需要补偿的计数值, 通过数据总线将修正值送入CPLD的存储器修正晶振秒脉冲输出。单片机完成算法流程见图6。

4 相差数据算法处理及修正结果

表1给出了单片机实际采集到的一组相差数据。

使用最小二乘算法进行数据处理, 得到a, b的估计值及修正值为:

基于一元回归方程的最小二乘算法得到了a, b的估计值, 其中, â为本地晶振产生的秒脉冲相对于GPS秒脉冲的初始误差, b̂为晶振秒脉冲每秒相对于GPS秒脉冲产生的频偏。从以上采集到的数据及a, b估计值计算可知, 本地晶振在补偿前相对于标准频率 (以GPS为参考) 的准确度为10-5, 补偿后其准确度为10-8, 且晶振频偏相对于标准频率具有很好的线性关系, 通过调整晶振的分频系数, 可有效提高晶振秒脉冲的准确性。

图7, 图8给出了示波器在晶振秒脉冲校正前后观察到的波形。Ch1为GPS秒脉冲上升沿, Ch2为晶振秒脉冲上升沿, Ch3为相差。

从波形图看出, 补偿之前, GPS与晶振秒脉冲在某时刻差约340 ms, 并且这个差值因为晶振的漂移和其他误差的影响而不断增大。此时, 单片机处于接收相差数据阶段, 一旦达到其预定接收数值要求, 单片机依据回归方程算出需要补偿的数值, 对晶振时钟误差进行修正。从补偿的结果看, 晶振秒脉冲和GPS秒脉冲的同步精度优于200 ns。

5 结语

通过GPS自动定时校频, 设计了数字式频率合成的高精度晶振时标。通过采用频率补偿方法, 使本地普通晶振产生的时钟准确度由10-5提高到了10-8, 获得了较好的补偿效果。守时性能主要取决于晶振的稳定性, 若要提高守时性能, 只需要在电路中采用更高稳定度的频率标准即可达到目标。

参考文献

[1]张斌, 张东来.基于GPS的高精度时钟在线校频与授时研究[J].中国电机工程学报, 2012, 32 (10) :160-167.

[2]蓝波, 胡修林.一种高精度系统时间同步方法[J].信息与控制, 2011, 40 (3) :61-65.

[3]李二鹏, 文开章, 冯保红, 等.石英晶体振荡器频率特性的测量与分析[J].测控技术, 2010, 29 (1) :81-83.

[4]NAOTO K, MASAHIRO S, TOHRU M, et al.Monitoring of interarea oscillation mode by synchronized phasor measurement[J].IEEE Transactions on Power Systems, 2006, 21 (1) :260-268.

[5]刘利辉, 增建平.100 MHz低噪声恒温石英晶体振荡器研制[J].湖南大学学报, 2009, 36 (7) :53-56.

[6]费业泰.误差理论与数据处理[M].6版.北京:机械工业出版社, 2010.

[7]马凤鸣.时间频率计量[M].北京:中国计量出版社, 2009.

[8]吴继华.Altera FPGA/CPLD设计 (高级篇) [M].2版.北京:人民邮电出版社, 2011.

[9]苗苗, 周渭, 刘晨, 等.用于时间同步的高精度短时间间隔测量方法[J].北京邮电大学学报, 2012, 35 (4) :49-51.

数字电子时钟毕业设计 篇8

【关键词】单片机，数字化，密码电子锁

随着社会经济的不断发展，安全防盗已成为社会问题。如何制作安全可靠，又要使用方便的各种防盗锁，是制锁者长期以来研制的主题。在电子技术飞速发展的今天，具有防盗报警等功能的电子密码锁代替弹子锁和密码量少、安全性差的机械式密码锁已是必然趋势。电子密码锁具有机械锁无可比拟的优越性，它不但可以完成锁本身的功能，还可以兼有多种功能，如记忆，识别，报警等，电子密码锁以其安全性高，成本低，易操作等优点受到越来越多人的欢迎。但是目前使用的电子密码锁大部分是基于串行ROM芯片进行设计的，其将密码以明文的形式直接存储于芯片中，很容易被不法分子盗取，该方案成本较高且安全性得不到保证，本文从经济实用的角度出发，设计了一种多功能电子密码锁，该密码锁将用户输入的密码经TEA算法加密后保存于单片机自身的EEPROM中，从而大大简化了系统结构，降低了成本，提高了系统的保密性和可靠性，具有一定的推广价值。

一、设计思路

以AT89C51为中心控制元件，用24C02作为密码存储元件，通过1602液晶屏显示。根据屏幕提示，从键盘输入一组密码，CPU把该密码和预先设置的密码比较，对则将锁打开（不同锁的控制方式不一样，比如加电控制电磁铁抽回，从而打开），或者进行改密，改密后利用24C02将改变了的密码保存，使掉电密碼不丢失，并通过LED的亮来来显示锁的开、关。设计方法：输入密码用矩形键盘，包括数字键和功能键，功能键包括退格键和确认键。液晶显示，但是输出显示符号“*”。用发光二极管模拟锁的情况，锁关时发光二极管来，打开时发光二极管亮。输入密码错误时报警。软件的设计主要包括24C02密码的存、键盘键值的读取、液晶屏的显示、密码判断程序和报警程序。

二、系统硬件设计

1、按键电路设计

每一条水平(行线)与垂直线(列线)的交叉处不相通，而是通过一个按键来连通，利用这种行列式矩阵结构只需要N条行线和M条列线，即可组成具有N×M个按键的键盘。在这种行列式矩阵键盘非键盘编码的单片机系统中，键盘处理程序首先执行等待按键并确认有无按键按下的程序段。当确认有按键按下后，下一步就要识别哪一个按键按下。对键的识别通常有两种方法：一种是常用的逐行扫描查询法；另一种是速度较快的线反转法。首先辨别键盘中有无键按下，有单片机I /O口向键盘送全扫描字，然后读入行线状态来判断。方法是：向行线输出全扫描字00H，把全部列线置为低电平，然后将列线的电平状态读入累加器A中。如果有按键按下，总会有一根行线电平被拉至低电平从而使行线不全为1。

2、LCD显示模块设计

LCD显示模块设计中采用常用的字符型液晶模块1602，它是用5* 7的点阵图形显示字符，最多可显示2行16个字。图3为1602液晶模块与STC单片机的连接图。单片机P1口与1602液晶模块的数据口连接传输数据，P3口分别控制RS，RW和使能端E。RS为寄存器选择，高电平时选择数据寄存器，低电平时选择指令寄存器。RW为读写信号线，高电平时进行读操作，低电平时进行写操作。E端为使能端，当E端由高电平跳变成低电平时，液晶模块执行命令。DB0～DB7为8位双向数据线。V0为液晶屏对比度调整端，接正电源时对比度最弱，接地时最高，对比度过高时会产生“鬼影”，使用时可以通过一个10 kΩ的电位器调整。

3、存储电路设计

存储电路主要作用是存储密码，提供校验码以在密码判定的时候作为密码安全性的一道屏障。

存储电路采用ATMEL公司推出的容量为512KB的串行电可擦除、可编程存储芯片AT24C512设计，传输方式为I2C总线。这样设计的优点在其简单性和处理的高效性上。一般A0、A1、WP接VCC或GND，SCL、SDA接上拉电阻(上拉电阻的阻值可参考有关数据手册选择，通常可选5K到10K的电阻，设计中选用的电阻阻值为10K)后再接单片机的普通I/O口，即可实现单片机对AT24C512的操作。在对AT24C512开始操作前，需要先发一个8位的地址字来选择芯片以进行读写。其中要注意“10100”为AT24C512固定的前5位二进制；A0、A1用于对多个AT24C512加以区分；R/W为读写操作位，为1时表示读操作，为0时表示写操作。AT24C512内部有512页，每一页为128字节，任一单元的地址为16位，地址范围为0000～0FFFFH。

三、系统软件设计

软件任务分析环节是为软件设计做一个总体规划。从软件的功能来看可分为两大类：一类是执行软件，它能完成各种实质性的功能（如测量、计算、显示、打印、输出控制和通信等）；另一类是监控软件，它是专门用来协调各执行模块和操作者的关系，在系统软件中充当组织调度角色的软件。这两类软件的设计方法各有特色：执行软件的设计偏重算法效率，与硬件关系密切，千变万化；监控软件着眼全局，主要处理人机关系，特点是逻辑严密、千头万绪。

本设计要完成的软件任务主要有：一是键盘输入的识别；二是4位LED的显示；三是密码的比较、修改、存储；四是AT93C46的读取与写入；五是报警和开锁控制电平的输出。根据以上任务，结合硬件结构，可以将键盘输入的识别用来作为系统的监控程序（主程序），用显示程序来延时，不断查询键盘。如果有键按下，就得到相应的键值。结合当前系统所处的状态，调用不同的操作模块，实现相应的功能。而执行模块主要有数字输入模块、确定键模块、修改键模块及显示模块。

结论：

本文主要介绍基于AT89S51单片机的电子密码锁设计方法，系统实现了密码锁的控制功能，此外由于采用AT24C04芯片，增加了系统的安全性和可靠性，在家庭住宅，办公保险等领域具有广泛的实用性。

参考文献：

[1]董继成. 一种新型安全的单片机密码锁[J]. 电子技术应用，2004，(3)：58-60.

[2] 范柳絮. 基于CPLD的电子密码锁设计[J]. 电子测量技术，2008，3(31)：180-182.