总结芯片功能

2024-10-12 版权声明 我要投稿

总结芯片功能(精选5篇)

总结芯片功能 篇1

今天是中秋节,我们一家三口上午10:00去诸暨看望外婆。一开始,车开得很顺利,但开出杭州后,倒霉的事情发生了—不认识路。我们费了“九牛二虎之力”终于到达诸暨,又费了很大周折才成功返回杭州,通过这次外出我们所遇到的困难,我想发明一种多功能芯片来解决这事。

多功能芯片主要由两部分组成:识路芯片和城市定位系统。只要你启动它,它就可以通过城市定位系统发送的电磁波来显示出某市到某市的路线,使人们不用一条路一条路的去找,这样十分方便、简易。不过多功能芯片还有一种用法:能够发出反碰撞磁波。它能让靠近自己的车子头尾感应磁性波,假如一辆车不小心撞到另一辆车时,由于磁性感应相反两辆车相互排斥,就撞不上了。这样车祸自然就少了。

虽然多功能芯片目前还没有,但我相信不久的将来,人们手上一定会有这种新产品—多功能芯片!

总结芯片功能 篇2

关键词:测试任务流模型,过程模型,数据模型,测试资源模型

0 引言

到今天,芯片测试系统已经发展到第三代,通过软件控制测试资源来完成测试过程的部分或全部自动化是第三代系统追求的目标。为了实现这一目标,测试任务流模型就成为了芯片测试系统中的关键。测试任务流模型是将现实世界中的测试过程的逻辑及测试活动间的依赖关系等抽象出来,并用一种形式化的、计算机可识别处理的方式表示出来的一种模型。它包含了芯片测试系统中测试任务流执行所需的各种信息,如测试活动、测试资源、执行者、测试相关数据以及测试活动间的依赖关系等等[4,5]。如果该模型没有将现实世界中的测试过程正确地、完整地抽象表示出来,芯片测试系统就无法正确、高效地执行测试任务。因此一个好的测试任务流模型可以更好更高效地实现第三代芯片测试系统的目标。

1 研究现状分析

目前通用芯片测试系统大部分依靠国外引进,国内自主开发的芯片测试系统几乎没有。这些引进的自动测试系统大都把测试流程固化在程序中,操作人员不易配置。在芯片测试系统中测试任务流建模领域,相关理论研究如建模方法、模型的形式化分析、模型的正确性证明、模型执行引擎的设计等领域也相对较少[7]。

目前,工作流建模方法主要有基于语言行为理论、基于Petri网[1,9]、基于流程图、状态图和活动网络图等有向图[11]、基于规则事务[10]、基于对象模型[8]等。这些方法在对现实世界中任务过程的描述能力方面以及模型的形式化语义等方面存在差异。有些方法侧重于现实世界过程描述,有些侧重于模型的形式化语义的分析[7]。由于工作流建模方法主要是对过程结构的描述,缺少对过程中涉及到的数据和资源的描述[2,3]。而专用芯片功能测试系统中即使是完成一个拥有64位引脚的专用芯片测试,如果采用穷举测试,测试数据量将会达到264。这个数据量是巨大的,因此,传统的针对过程结构为主的建模方法是无法满足专用芯片功能测试系统的需求的。

Wf MC提出的过程元模型[6](如图1所示),应用在很多领域,包括办公自动化、生产流程管理、账目流程等。因此,其包括的元素较多,需要更多的去考虑通用性,在具体的领域使用时,就存在过于宽泛、没有指向性等问题。

2 测试任务过程分析

对于专用芯片功能测试系统内与测试系统之间的测试任务过程,我们从以下四个角度来对其进行分析:

测试任务过程构成。一个测试任务过程是由多个基本测试活动构成的,这些测试活动之间存在着某些显性或隐性的约束关系。芯片测试系统中测试任务的处理实际上是按照这种约束关系而先后执行。测试活动是组成测试任务的基本单位,而测试活动之间是通过约束关系或层次关系构成更加复杂的结构特性。

测试任务过程执行。某个测试任务过程的执行是为了完成特定的测试任务目标,执行过程期间需要具体的测试数据和测试资源。一个测试任务过程可能是一个测试系统可以独立完成的过程,也可能是需要多个测试系统共同参与完成的。不同的测试任务过程是独立执行的,它们之间可能没有直接的约束关系,但是它们可能共享数据资源来相互影响。

数据。测试任务在执行过程中涉及大量的测试向量数据、测试系统的描述信息、被测对象信息和执行过程中产生的内部数据等。这些数据可能作为某个测试活动的输入,也可能作为另一个测试活动的输出,测试活动之间由于访问数据而产生约束关系。数据作为测试任务过程所处理的对象,这些数据有各自不同的类型定义和组织方式等。

测试资源。测试任务在执行过程中需要具体的测试资源来最终执行以完成测试任务目标。这些测试资源构成一个类似组织的模块,它们之间存在着一定的约束关系,从而实现一定功能,满足一定测试需求。对于这些测试资源,可以按照其功能或按照其层次关系来进行分类组织。

基于上述对专用芯片功能测试系统中的测试任务过程的分析,我们应从三个方面来对其进行描述,包括测试任务过程、测试中使用的数据和测试资源。因此,在建立测试任务流模型时应该包含这三方面的信息。为了支持测试系统的升级和提升系统的可扩展性,应该对这三方面的信息分别进行描述。

3 测试任务流模型

本文提出的三维测试任务流模型包含过程模型、数据模型、测试资源模型三个子模型。过程模型描述了测试任务过程中的各种测试活动及其约束关系;数据模型描述了测试过程中所使用的数据;测试资源模型描述了测试系统中可用的测试资源及其功能作用。

3.1 子模型关系

过程模型、数据模型、测试资源模型分别从测试任务过程、测试任务过程使用数据和测试任务过程使用测试资源的角度对现实世界中的测试任务流进行了描述,包含了测试任务流执行时所需的所有信息。它们虽然从不同角度对测试任务过程进行了描述,但它们不是孤立的,而是相互联系的。

如图2所示,测试任务流模型以过程模型为主线,通过与数据模型的存取和测试资源模型的调用来完成测试任务的描述。三个子模型既相互独立又相互联系的组合在一起,不仅一起较完全的描述了现实世界的测试任务流,而且三个子模型可相对独立地进行模型的改进与扩展以适应现实世界的变化。

3.2 数据模型

现实世界中,专用芯片功能测试系统会涉及大量的数据。这些不同的数据对象有不同类型的数据定义,如何让测试系统自动将这些不同类型的数据交付给相应的活动来处理,这就需要数据模型来搭起这座桥梁。

数据模型从层次来分可分为概念模型、逻辑模型。概念模型侧重于对现实世界数据的描述,逻辑模型侧重于对数据的具体存储逻辑进行描述。由于不同的测试系统一般采取不同的存储方案,本文描述的数据模型采用概念模型,将数据分为功能测试向量数据、被测芯片描述数据、测试响应数据、系统的控制数据、时间数据五种数据类型分别定义,根据此概念模型,测试系统可根据自身的存储特点快速地给出自己的逻辑模型。

3.3 测试资源模型

专用芯片功能测试系统最终测试的执行必须要由具体的测试资源来完成,所以上层的测试任务模型与测试资源息息相关,测试资源的稍微变动都可能导致上层软件功能无法正常完成。因此,测试资源模型不仅要将测试资源描述完全,还需要将物理的测试资源与上层软件分离开,以支持软件的升级更新与资源无关和资源的更新换代与上层软件无关,提高专用芯片功能测试系统的健壮性与可维护性。

本文提出的测试资源模型,采用分层的思想将上层软件与物理的测试资源分开。从功能层、虚拟层、物理设备层三层来描述测试资源模型,它们之间相互独立又相互联系,降低了仪器更换给系统带来的影响。

功能层主要考虑从测试过程模型对测试资源的功能需求来描述测试资源。虚拟层是功能需求描述到物理设备映射的桥梁,一个虚拟设备的功能可由一个物理设备提供完成,也可由多个物理设备共同协作完成。物理设备层是对真实物理设备的特性进行描述。

过程模型是三维模型的核心和主线,论文后面对其进行了重点阐述。

4 过程模型

过程模型描述了测试任务过程中的各种测试活动及其约束关系,过程模型元模型如图3所示。由图3可见主要由测试活动、约束关系和触发方式三部分构成。

过程即对现实芯片测试系统中测试任务过程的抽象化描述,其属性包括过程名,过程ID,启动活动ID,结束活动ID。

4.1 测试活动

测试活动是将测试系统中的一个测试动作抽象出来,根据其实现功能的不同进行分类。主要有开始活动、加电活动、配置测试资源活动、转换测试向量格式活动、加载激励活动、接收响应活动、显示响应活动、分析测试结果活动、组合活动、外部协手活动、结束活动共11种活动。其活动节点及其图形表示如图4所示。

1)开始活动是一个测试任务开始的标志。其属性包括活动ID、所属过程、后继活动、活动状态等。

2)加电活动是给被测试对象按规格加上相应的电源的活动。其属性包括活动ID、所属过程、前继活动、后继活动、输入的被测对象规格数据、活动状态等。

3)配置测试资源活动是根据测试需求决定本次测试需要选用哪些测试资源并作相应的初始化的活动。其属性包括活动ID、所属过程、前继活动、后继活动、测试需求数据、初始化数据、活动状态等。

4)转换测试向量格式活动是将设计方提供的不同格式的测试向量转换成测试系统和被测对象可以识别的格式的活动。其属性包括活动ID、所属过程、前继活动、后继活动、设计方提供的测试向量、被测对象可识别的格式、活动状态等。

5)加载激励活动是测试向量经过时序和波形的配置转换后激励被测对象开始工作的活动。其属性包括活动ID、所属过程、前继活动、后继活动、活动状态等。

6)接收响应活动是接收被测对象加载激励后响应数据的活动。其属性包括活动ID、所属过程、前继活动、后继活动、活动状态等。

7)显示响应活动是数据接收后按需求在计算机或其它显示设备上直观显示的活动。其属性包括活动ID、所属过程、前继活动、后继活动、输入数据、显示方法、活动状态等。

8)外部协手活动是测试任务过程需要芯片测试系统宿主的其它应用协同完成的活动。其属性包括活动ID、所属过程、前继活动、后继活动、外部应用、活动状态等。

9)分析测试结果活动是对响应数据进行分析的活动。其属性包括活动ID、所属过程、前继活动、后继活动、性能指标、活动状态等。

10)组合活动是指可以在其活动内添加任意测试活动构成功能更强结构更加复杂的活动。其属性包括活动ID、所属过程、前继活动、后继活动、子活动列表、子活动约束关系、子活动触发方式等。

11)结束活动是测试任务过程结束的标志。其属性包括活动ID、所属过程、前继活动等。

4.2 约束关系

约束关系是测试活动之间的约束关系,主要有顺序、并行、选择、循环四种控制结构。如图5所示共包含12种约束关系,下面详细说明各种约束关系的含义。

1)无条件执行是指两个活动之间没有任何条件限制,执行完前一个活动之后继而执行后一个活动。其属性包括起点连接活动、终点连接活动、起点坐标、终点坐标等。

2)有条件执行是指两个活动之间存在限制条件,只有满足一定的条件后,活动才能继续住下执行。其属性包括起点连接活动、终点连接活动、起点坐标、终点坐标、限定条件等。

3)数据流是指两个活动之间的数据流向。其属性包括起点连接活动、终点连接活动、起点坐标、终点坐标、传输数据等。

4)无条件与开始执行是指一个活动之后跟着两个活动,而且这两个活动都是在前面的活动完成后同时开始无条件执行。其属性包括起点连接活动、终点连接活动1、终点连接活动2、起点坐标1、终点坐标1、起点坐标2、终点坐标2等。

5)无条件与结束执行是两个活动都完成之后,才可以无条件执行后面的活动。其属性包括起点连接活动1、起点连接活动2、终点连接活动、起点坐标1、终点坐标1、起点坐标2、终点坐标2等。

6)无条件或开始执行是指一个活动之后跟着两个活动,两个活动是在前面活动完成之后只要其中一个无条件执行即可。其属性包括起点连接活动、终点连接活动1、终点连接活动2、最终选择活动、起点坐标1、终点坐标1、起点坐标2、终点坐标2等。

7)无条件或结束执行是指两个活动之一完成之后可以无条件执行后继活动。其属性包括起点连接活动1、起点连接活动2、终点连接活动、起点坐标1、终点坐标1、起点坐标2、终点坐标2等。

8)有条件与开始执行是指一个活动之后跟着两个活动,而且这两个活动都是在前面的活动完成后满足一定约束条件下同时开始执行。其属性包括起点连接活动、终点连接活动1、终点连接活动2、起点坐标1、终点坐标1、起点坐标2、终点坐标2、约束条件等。

9)有条件与结束执行是两个活动都完成之后,满足一定约束条件才可以执行后继活动。其属性包括起点连接活动1、起点连接活动2、终点连接活动、起点坐标1、终点坐标1、起点坐标2、终点坐标2、约束条件等。

10)有条件或开始执行是指一个活动之后跟着两个活动,两个活动是在前面活动完成之后只要其中一个在满足条件下即可执行。其属性包括起点连接活动、终点连接活动1、终点连接活动2、最终选择活动、起点坐标1、终点坐标1、起点坐标2、终点坐标2、约束条件等

11)有条件或结束执行是指两个活动之一完成之后可以在一定约束条件下执行后继活动。其属性包括起点连接活动1、起点连接活动2、终点连接活动、起点坐标1、终点坐标1、起点坐标2、终点坐标2、约束条件等。

12)循环执行是指活动可以自循环也可以循环到其它活动,但是一定需要定义其循环次数,以保证不会陷入死锁。其属性包括起始活动、后继活动、拐点1坐标、拐点2坐标、循环次数等。

4.3 触发方式

触发方式表示的是每一个活动是通过什么方式触发的,它弥补了约束关系的不足。因为有些活动并不是一直存在着约束关系,它们可能存在的关系是短暂的或瞬时的,消息触发可以较好的表示这种关系。如图5所示,主要分为消息触发、手动触发、时钟触发三种方式。

消息触发是表示一个活动的触发是通过活动的状态或者条件变量等。其属性包括触发名称、引触消息、触发活动等。

手动触发是表示活动的触发是通过人工参与手动启动。其属性包括触发名称、引触消息、触发活动、触发人员等。

时钟触发是表示一个活动的触发是通过时间来启动的。其属性包括触发名称、触发时刻、等待时间、触发活动等。

5 专用芯片加密功能正确性测试实例

使用本文提出的包含过程模型、数据模型和测试资源模型的三维测试任务流模型描述了一个验证专用芯片加密功能正确性的测试任务的实例,如图6所示。

可以看出,该模型通过从过程、数据、测试资源三个角度不仅将验证加密功能正确性这一测试任务过程清晰的描述出来,而且将这一测试任务过程中涉及到的数据和测试资源也准确的描述出来。从过程角度看,加密功能正确性验证测试包含加电、配置测试资源、转换测试向量格式、加载激励、接收响应、分析测试结果这些步骤,其中配置测试资源与转换测试向量格式是同时进行的,加载激励与接收响应是在循环进行的,达到一定要求后才进行结果分析,进而确定专用芯片加密功能是否正常。从数据角度看,加密功能验证过程中涉及到的芯片描述数据、明文、密钥、密文等数据的流向也被清晰的描述出来。从测试资源角度看,该模型在具体执行过程中使用的测试资源也与相应的测试活动绑定起来,以保证模型执行的正确性。

由于XML是一种应用非常广泛的标记语言,而且具有很强的描述能力和严格的格式,所以我们采用了XML来描述该模型,限于篇幅,该加密功能验证过程的部分XML文档如下:

上面给出的是加载激励活动的部分XML描述,而整个加密验证过程的描述是由其中的每一个测试活动的完整XML描述文档共同组成。由加载激励活动的描述我们可以看出测试活动的前后约束关系由其属性描述出来,而测试动作、数据、测试资源三个子元素则把该活动要做的动作及其间涉及到的数据和资源描述出来。

完成了加密验证过程的XML描述之后,接下来的解析执行就由测试执行引擎来完成。在执行引擎中,对应相应的测试活动我们设计了相应的类,每一个测试活动的执行都由相应的类来完成。

6 结语

目前对专用芯片功能测试系统中测试任务流模型的研究较少,大部分测试系统都是将测试流程固化在程序中,还不能达到测试任务流程可自由配置的水平。本文基于对现实世界中测试任务过程的分析,参考Wf MC提出的过程元模型,提出一个三维测试任务流模型,弥补了专用芯片功能测试系统中测试任务流模型的空白,很好的适应了专用芯片功能测试系统中测试数据量大、测试过程执行严格等特点的测试环境,为专用芯片功能测试系统中测试任务流程的自由配置奠定一定的基础。该模型在转换成形式化数学模型方面存在一定的不足,这会给形式化分析和测试任务流引擎带来一定的困难。进一步的研究工作需要不断的完善该模型,进行模型的正确性证明,设计相应的建模工具和编写测试任务流执行引擎代码等。

参考文献

[1]Fu S H,Jim B L.Development of context-aware workflow systems based on Petri Net[J].Computer Standards&Interfaces,2014,36(2):672-685.

[2]Diana B,Rik E,Maria T,et al.Diagnosing correctness of semantic workflow models[J].Data&Knowledge Engineering,2013,87(3):167-184.

[3]Sun S X,Zhao J L.Formal workflow design analytics using data flow modeling[J].Decision Support Systems,2013,55(12):270-283.

[4]IEEE Standards Coordinating Committee 20.IEEE Std 1671-2010,IEEE Standard for Automatic Test Markup Language(ATML)for Exchanging Automatic Test Equipment and Test Information via XML[S].USA:IEEE-SA Standards Board,2010.

[5]IEEE Standards Coordinating Committee 20.IEEE Std 1671.1-2009,IEEE Trial-Use Standard for Automatic Test Markup Language(ATML)for Exchanging Automatic Test Equipment and Test Information via XML:Exchanging Test Descriptions[S].USA:IEEE-SA Standards Board,2009.

[6]Workflow Management Coalition.Workflow Management Coalition Workflow Standard,Process Definition Interface XML Process Definition Language[S].USA:The Workflow Management Coalition,2012.

[7]曾炜,阎保平.工作流模型研究综述[J].计算机应用研究,2005,22(5):11-13,22.

[8]张静,王海洋,崔立真.基于Pi演算的跨组织工作流建模研究[J].计算机研究与发展,2007,44(7):1243-1251.

[9]李炜,曾广周,王晓琳.一种基于时间Petri网的工作流模型[J].软件学报,2002,13(8):1666-1672.

[10]胡锦敏,张申生,余新颖.基于ECA规则和活动分解的工作流模型[J].软件学报,2002,13(4):0761-0768.

总结芯片功能 篇3

摘要:简要分析了温度实时采集与补偿在激光陀螺控制中的原理和作用;介绍了激光陀螺专用控制芯片的功能和特性、1-WIRE总线数字温度传感器DS18B20的结构和原理;通过对多片温度传感器连接在激光陀螺专用控制芯片上进行实际测试,成功验证了陀螺控制芯片的温度采集模块与温度传感器构成的温度测量系统的测温功能。

关键词:温度补偿 陀螺控制芯片 DS18B20 测温系统

中图分类号:G307文献标识码:A文章编号:1673-8209(2009)5-0261-02

二频机抖激光陀螺作为惯性导航的理想器件,还具有启动时间短、可靠性高、寿命长等特点。但在高低温变化的工程化应用过程中,陀螺内在的温度特性对陀螺各方面带来的影响制约了陀螺性能的进一步提高,因此,实现温度漂移的实时补偿就很有必要。

而要进行实时的温度补偿,就必须实时地进行陀螺内部的温度测量。二频机抖激光陀螺专用控制芯片便包含了温度采集模块,笔者在实验室利用DS18B20数字温度传感器与陀螺专用控制芯片连接,成功实现了芯片的温度采集功能。

1 温度对激光陀螺的影响和温度补偿的作用

温度对激光陀螺的影响主要表现在以下几个方面:从热源来说,陀螺工作时,自身要发热,需要几个小时才能达到平衡,而且在环境温度等条件发生变化时,温度场将变得更为复杂,也更难平衡,所以陀螺自身温度变化与环境温度变化都将影响陀螺的性能;从物理特性来说,气体的折射率、材料的导热系数、光学器件的光学性质也会发生变化; 从几何特征来说,器件的热胀冷缩、弯曲变形都可造成光路发生变化,谐振系统损耗增加;最后温度场的变化引起气流流场的变化,使两臂的放电电流出现不平衡,加剧了朗谬尔流效应带来的零偏影响。这些变化都将影响激光陀螺的输出。温度几乎影响到物性参数、几何变形、气体流场等所有因数[1],如对于温度影响气体的折射率,由L=n×L可知,折射率的波动将影响总的光程长,最终将影响标度因数,从而影响到零偏。温度对激光陀螺零偏的影响主要表现在以下三个方面:温度变化、温度梯度与温变速率[2]。

实时温度补偿减小了温度变化对零偏的影响,提高了激光陀螺的精度和性能,通过加入温度补偿前(图1)后(图2)零偏曲线可说明[3]:

加入补偿后,温度在一定范围内变化时,陀螺零偏大幅减小, 陀螺精度提高了数倍。

2 陀螺控制芯片

激光陀螺主要工作部分是环形激光器和控制电路。机抖激光陀螺专用控制芯片将激光陀螺的抖动控制、稳频控制、稳流控制、光强采集、温度采集、信号放大、倍频、鉴相、滤波等模块集成到一个芯片上,将激光陀螺的某些重要性能(例如信号处理)采用硬件电路实现,大大减小了信号延时,提高了激光陀螺的可靠性和实用性。芯片集成温度采集模块的主要功能是:通过该模块用户可以设置外部温度传感器DS18B20的数量(1-10),同时可以对某个与设定ID号相同的DS18B20执行采集该传感器的温度。当完成一个采集过程后(即获得传感器的温度值),模块将发出一个中断信号。

芯片工作过程如下:芯片装入系统中,接外部时钟信号、复位信号以及其他信号;上电后,时钟管理模块产生片内需要的时钟和复位信号;复位后,CPU通过ROM 中的Boot loader启动程序引导,通过SPI口将外部Flash中的用户程序读入片内8KB SRAM中实现程序加载。加载完成后,程序指针无条件跳转到片内8KB SRAM起始地址处;系统芯片的CPU通过用户程序和温度传感器DS18B20接口能够查找到外部连接的指定型号DS18B20(注:每片DS18B20有自己特定的ID号),并读取该传感器温度值;芯片对数据信息的处理可以通过串口输出到计算机上显示出来。

温度模块工作过程:用户程序首先将外部器件的ID写入相应的地址,并设置好器件数目,最后将DS_START寄存器置“FF”来启动模块。当完成一个采集过程后(也就是已经获得所有传感器的温度值),模块将发出一个中断信号。执行中断程序读取温度值时,为了防止用户中断响应时间太长,用户读数据前,可以判断DS_BUSY是否为0,如为1则表示本次中断响应无效。

3 数字温度传感器DS18B20[4]

在试验中用到的单片化温度传感器的型号是MAXIM公司的DS18B20,有如下特点:单线接口,只有一根信号线与CPU连接;不需要备份电源,可通过信号线供电,电源电压范围从3.3~5V;传送串行数据,不需要外部元件;温度测量范围从-55℃~+125℃,-10~+85℃时测量精为±0.5℃;用户可自设定非易失性的报警上下限值;报警搜索命令可以识别哪片DS18B20温度超限;通过编程可实现9~12位的数字值读数方式(出厂时被设置为12位);在93.75ms 和750ms内将温度值转化9位和12位的数字量;零功耗等待;现场温度直接以“一线总线”的数字方式传输,大大提高了系统的抗干扰性。DS18B20封装和内部结构如图3:

4 编程流程

初始化:

第一步,设置器件ID,低8位无须设置;

第二步,设置器件数目;

第三步,启动工作,将DS_START置“FF”。

中断程序:

第一步,读DS_BUSY是否为0,如为1则表示本次中断响应无效(非必要步骤);

第二步,如果本次中断有效,可以获取温度数据。

5 测温试验

将测温的用户程序写入外接FLASH,让芯片加载运行,通过串口将温度值返回计算机并显示,结果如图4:

实验结果证明成功地实现了对DS18B20测温的数据采集,并通过串口将数据送出显示,即用DS18B20与芯片连接,成功实现、验证了芯片温度采集模块的功能。

6 结语

本文简要分析了实时温度补偿对激光陀螺精度提高的作用和实时温度采集的必要性;介绍了激光陀螺专用控制芯片以及数字温度传感器DS18B20的功能和特性;并在实验室将多片DS18B20连接在激光陀螺专用控制芯片上,成功地进行了温度测量,通过实验验证了激光陀螺专用控制芯片的温度采集模块功能。

参考文献

[1] 张鹏飞,龙兴武,汤建勋,王宇,李革,许光明. 机抖激光陀螺的零偏的实时温度补偿方法研究[J].传感技术学报,2007,6.

[2] 赵小宁,李县洛,雷宝权.激光陀螺零偏温度补偿研究[J].中国惯性技术学报.2004,6.

[3] 张鹏飞,龙兴武.二频机抖激光陀螺温度漂移补偿的初步研究[J].激光杂志,2005.

关于避免烧芯片的总结 篇4

一、现用的大多数芯片都是小电流型,目的是降低使用功耗,电流稍大,芯片就会烧毁。一般集成芯片(非功率芯片)的电流I<<1mA,电流很小,所以我们在做实验的过程中就必须注意芯片的用法。

1、使用中严格遵守芯片额定的工作电压,额定的工作电流。

2、电源线路接口规范,电源线与地线要分明。

3、接入、接出线使用电流不能超出其额定值。

二、实验室不是理想恒压源,会有一些对芯片冲击很大的交流脉冲和频率很丰富的交流噪声。

1、功率非低噪声芯片接入电源需要耦合来减小交流脉冲和交流噪声的影响。

2、芯片的上电顺序应该是先接芯片然后接电源。如果先上电后接芯片,会在接触的一瞬间产生很大的可以将芯片击穿的脉冲电流。

3、芯片的输入输出测试应该尽量在远离芯片的电源引脚和地线引脚的情况下进行。

4、芯片引脚接线布局要合理、规范、清晰、明了。

5、电源的正负极接反芯片会烧毁,有时候极性接错会产生爆炸,所以接电源时要特别的注意。

三、现就避免烧毁芯片提出几点建议:

1、先接线后上电,在第一次上电之前用万用表档检测电源正负极。

2、上电注意电源的正负极,特别是负电源的连接。

3、不能直接用探针探测芯片引脚,应该先取掉探针套,然后集中注意力,单点接触。

但是一般情况下不要使用探针,应该专设探测点,避免在探测的过程中将电源与信号线短接。

4、对于电流很大的线路应该加接过流保护模块或扼流圈。

5、第一次上电电源电压应小于额定电压值。

6、实验过程中特别注意直流电压源电流指示,电流大于额定电流值,应立即关掉电源。

7、电源线布线正负极要明显区分,方便识别。地线要粗,接地要规范。

8、电源要做好去耦电路,特别是模块的电源接入端。

9、注意芯片的操作,详细了解芯片的功能,绝对避免将电源作为信号接入

总结芯片功能 篇5

关键词:CMOS工艺,ESD保护电路,版图设计

随着CMOS集成电路产业的高速发展,越来越多的CMOS芯片应用在各种电子产品中,但在电子产品系统的设计过程中,随着CMOS 工艺尺寸越来越小,单位面积上集成的晶体管越来越多,极大地降低了芯片的成本,提高了芯片的运算速度。但是,随着工艺的进步和尺寸的减小,静电释放(ESD,Electro Static Discharge)问题变得日益严峻。据统计,在集成电路设计中大约40%的失效电路是ESD问题造成的[1]。

MOS晶体管是绝缘栅器件,栅极通过薄氧化层和其他电极之间绝缘。如果栅氧化层上有较大的电压,会造成氧化层击穿,使器件永久破坏。随着器件尺寸减少,栅氧化层不断减薄,氧化层能承受的电压也不断下降,引起氧化层本征击穿的电场强度约为1×107 V/cm。 如果栅氧化层厚度是50 nm则可承受的最大电压约50 V,当栅氧化层厚度减少到5 nm,则所能承受的最大电压约为5 V。因此外界的噪声电压容易引起栅击穿。特别是外界各种杂散电荷会在栅极上积累,由于MOS晶体管的栅电容很小,只要少量的电荷就能形成很大的等效栅压,引起器件和电路失效,这就是ESD问题。例如,人体所带的静电荷可产生高达几kV的电压,在80%的湿度情况下,人走过化纤地毯可能产生1.5 kV静电压。ESD对CMOS集成电路的损伤,不仅会引起MOS器件栅击穿,还可能诱发电路内部发生闩锁效应。另外,静电释放产生的瞬时大电流可能造成芯片局部发热,损害器件和电路。在一般的条件下,ESD不会导致器件即时失效,它往往潜伏在集成电路器件中,这种存有潜在缺陷的器件在使用时容易失效[2,3]。特别是在深亚微米CMOS工艺中,由于薄栅氧化层的击穿电压较低,必须加入有效的在片ESD保护电路以箝位加到内部电路栅氧化层上的过充电压。

1 ESD放电模式与设计方案

在集成电路中和外界相连的输入、输出端子比内部器件更容易受到ESD损伤。一般电路的输入或输出端与电源和地之间的ESD应力有4种模式[4]:

(1)某一输入(或输出)端对地的正脉冲电压(PS模式):VSS接地,ESD正电压加到该输入输出端,对VSS放电,VDD与其他管脚悬空。

(2)某一输入(或输出)端对地的负脉冲电压(NS模式):VSS接地,ESD负电压加到该输入输出端,对VSS放电,VDD与其他管脚悬空。

(3)某一个输入或输出端相对VDD端的正脉冲电压(PD模式):VDD接地,ESD正电压加到该输入输出端,对VDD放电,VSS与其他管脚悬空。

(4)某一个输入或输出端相对VDD端的负脉冲电压(ND模式):VDD接地,ESD负电压加在该输入输出端,对VDD放电,VSS与其他管脚悬空。

防止集成电路芯片输入、输出端受到ESD应力损伤的方法是在芯片的输入和输出端增加ESD保护电路。保护电路的作用主要有两方面:一是提供ESD电流的释放通路;二是电压钳位,防止过大的电压加到MOS器件上。

对CMOS集成电路连接到压点的输入端常采用双二极管保护电镀,图2所示为常见的ESD保护电路的结构:双二极管保护电路[5]。二极管D1是和PMOS源、漏区同时形成的,是p+n-结构,二极管D2是和NMOS源、漏区同时形成的,是n+p-结构。当压点相对地出现负脉冲应力,则二极管D2导通,导通的二极管和电阻形成ESD电流的泄放通路。当压点相对地出现正脉冲应力,使二极管D2击穿,只要二极管D2击穿电压低于栅氧化层的击穿电压,就可以起到保护作用。类似的,当压点相对电源出现正脉冲或负脉冲应力,二极管D1起保护作用,提供静电荷的泄放通路。这两个二极管把加到输入级MOS晶体管栅极的电压范围如式(1)所示。

-0.7<Vin<VDD+0.7 (1)

假设二极管的正向导通电压是0.7 V。电阻的作用是限制流过二极管的电流。由于ESD应力电压都是短暂的脉冲信号,只要电流不是非常大,二极管不会被烧坏,可以持续起保护作用。图2中使用二极管作为I/O端的ESD保护电路,主要提供PD和NS模式下的电流泄放通路,但对于ND模式和PS模式,二极管处于反偏状态,反偏箝位电压过高,电流泄放能力较弱,导通电阻较高,使箝位能力不够,且产生的热量较大。

图3中电路主要用于双极工艺,采用一个基极接VDD地PNP三极管和一个基极接地的NPN三极管共同构成ESD保护电路。采用这种保护电路,相对于二极管,在ND和PS模式下,可以工作在Snapback状态,具有较强的电流泄放能力和较低的维持电压。

2 ESD保护电路

对深亚微米CMOS集成电路,栅氧化层的击穿电压很小,常规二极管的击穿电压较大,不能起到很好的保护作用。因此可以增加离子注入提高二极管的衬底浓度,形成p+n+和n+p+结构来降低二极管的击穿电压。

考虑到准备流片的多功能数字芯片要采用CSMC 2P2M 0.6 μm标准的COMS工艺,在设计中采用了如图4所示的ESD保护电路,用一个栅接地的NMOS管和一个栅接VDD的PMOS管共同构成输入ESD保护电路。另外,由于设计的ESD保护电路的MOS官尺寸大,所以在版图上画成多个插指,同时由于保护电路的MOS管尺寸较大,其漏源区pn结又可以起到二极管保护作用。图4所示为设计采用的ESD保护电路的原理图和版图。

图5所示为一款多功能数字芯片的版图照片和封装示意图,表1为管脚对应图。在多功能数字芯片的设计中,在输入端使用了设计的ESD保护电路,另外,由于所设计的多功能数字芯片,在输出端设计了尺寸较大的MOS管构成的反相器来提高芯片的驱动能力,这些MOS管的漏区和衬底形成的pn结就相当于一个大面积的二极管,可以起到ESD保护作用。因此,一般可不用增加ESD保护器件,但由于需要在芯片流片后首先进行在片测试,所以在芯片的输出端加上了与输入端同样的ESD保护电路。

3 ESD保护电路在流片后的测试情况

图6所示为流片后的多功能数字芯片的在片测试波形,由测试波形可以看出,ESD保护电路对多功能数字芯片起到保护作用。

4 结束语

系统介绍了ESD保护电路;分析了不同的传统ESD保护电路的设计原理和优缺点。在此基础上,基于CSMC 2P2M 0.6 μm标准的COMS工艺,进行ESD保护电路的版图设计和验证,并在一款多功能数字芯片上应用,该芯片参与了MPW计划进行流片。测试结果显示该ESD保护电路能直接应用到各种集成电路芯片中。

参考文献

[1]王志功,景为平,田良.集成电路设计与九天EDA工具应用[M].南京:东南大学出版社,2004.

[2]OKUSHIMA M,NOGUCHIM K,SAWAHATA K,et al.ESDprotection scheme using CMOS compatible vertical bipolartransistor for 130nm CMOS generation[J].IEEE IEDM TechDig,2000:127-129.

[3]YUAN J,SVENSSON C.High—speed CM0S circuit tech-nique[C].The International Technology Roadmap for Semi-conductors:1999.IEEE J.Solid State Circuits,1999,24:62-70.

[4]KER M.Whole-chip ESD protection design with efficientVDD-toVSS ESD clamp circuits for submicron CMOS VLSI[J].IEEE Trans Electron Devices,1999,46(1):173-183.

上一篇:一季度沧州市价格形势分析下一篇:小学义务劳动总结