数字逻辑期末考试试题

数字逻辑期末考试试题（精选5篇）

数字逻辑期末考试试题 篇1

F1&F2&Y0A0Y1A1Y2A2Y3Y4Y5Y6Y774LS138STaSTbSTcCBA1

1、解：分析此图，可知：F1=m0m1m3m4，F2=m4m5m6m7 化简过程：由卡诺图及公式化简均可，此处略 化简得：F1ACBC（2分）

F2A

2.已知逻辑函数： FABCABCABCABCABC，试用一片4选1数据选择器和门电路实现该逻辑函数，要求采用代数法，写出设计全过程，并画出电路图。（10分）

A1A0STD0D1D2D3Y

① 写出逻辑函数F的表达式（2分）

FABCABCABCABCABC =ABCAB（CC）ABCABC

=ABCABABCABC② 写出4选1数据选择器输出端逻辑函数Y的表达式（2分）

YA1A0D0A1A0D1A1A0D2A1A0D3

③令 AA（2分）

1、BA0，比较F和Y两式可得：D0CD11D2D3C

④ 根据上式画出的逻辑图。（4分）

ABCA1A0STD0D1D2D311YF

五、画出下列各触发器Q端的波形：（设Q n= 0）(10 分，每小题5 分)

1、已知JK触发器输入信号J和K、时钟脉冲CP、异步置位端RD和SD的波形如下图所示，试画出触发器输出端Q的波形，设初始状态为0。（5分）

CPSDJCPK1JC11KRDJRDKQ

2、下图由边沿D触发器构成的触发器电路，设其初始状态为0。输入信号如右

RDSDQSD图所示，试画出Q端的输出波形。（5分）

RDDCP1DC1SD1RDQQCPRDDQ

六、小规模时序逻辑电路设计（15分）1.分析下图所示电路。（15分）

要求: 1）、写出驱动方程、状态方程、输出方程；

2）、列出状态转换真值表，画出状态转换图； 3）、说明电路的逻辑功能及启动特性。

Q0Q1Q21D1D1D&&YCP

解：1.写方程式

驱动方程nD0Q2nD1Q0nDQ12状态方程nQ0n1Q2n1nQ1Q0n1nQQ12输出方程n2n0 Y=QQ

2.列状态转换真值表

CP脉冲序列012345nQ2Q1n00111010Q0n01110001Q2n+1Q1n+***01Q0n+111100010Y***1无效状态

3.画状态转换图 ******11

电路为同步模6计数器，不能自启动

74LS161采用置数法实现十进制计数器的逻辑图。（12分）

1.由CT74LS151数据选择器和非门组成的逻辑电路如图所示，①简述数据选择器ST端的作用；②给出输出逻辑函数的表达式并化解为最简与或表达式。（10分）

1D0D1D2D3D4D5D6D7STABCA2A1A0F=YF=Y

解：输出逻辑表达式为：YABCABCABCABC（4分）

化简得：YACAC（4分））

2.采用3—8线译码器74LS138和门电路设计下列组合逻辑电路，使其输出输出逻辑函数为：F1ABBC，F2出最终的逻辑电路图。（12分

1、F1ABBCABCABCABCm2m6m7Y2Y6Y7

ABABC。写出设计过程，并画F2ABABCABCABCABCm0m1m6Y0Y1Y6

逻辑图如下： F2&F1&Y0A0Y1A1Y2A2Y3Y4Y5Y6Y774LS138STaSTbSTc

F1正确（3分）、F2正确（3分）、F1逻辑图正确（2分）、F2逻辑图正确（2分）CBA1五.画出下列各触发器Q端的波形：（设Q n= 0）（共10分，每题5分）

1、如图所示，触发器为上边沿触发的D触发器，设其初始状态为0。输入信号如右图所示，试画出Q端的输出波形。（5分）

CPRDRD1234567A&CP1DC1SDQQASDQ

2、已知JK触发器输入信号J和K、时钟脉冲CP的波形如下图所示，试画出触发器输出端Q的波形，设初始状态为0。（5分）

1JCPK1JC11K11JCPK1JC11K1RDKQ

CPSDQQRDJKQCPSDQJ 试分析下图所示时序逻辑电路（12分）

要求：（1）写出电路的输出方程、驱动方程、状态方程；

（2）列出状态转移表；

（3）说明电路的逻辑功能并判断该电路能否自启动。

11JC1FF01KQQ01JQQ1&1JQQ2C1FF21K&YCPC1FF11K

解：1）写方程式

nn输出方程：Y=Q2Q1

J01 K0Q1nnn驱动方程：J1Q0 K1Q2nnnJQQ KQ20120Q0n1Q0n+Q1nnnn状态方程：Q1n1Q0 Q1n+Q2Q1n1nnQ2Q0nQ1nQ2+Q0nQ2

2）列状态转换真值表

CP脉冲序列012nQ2Q1n11010010Q0n10110100Q2n+1Q1n+***10Q0n+101101111Y001000010111无效状态0001

3）此电路为同步三进制计数器，能自启动

2.采用异步清零法，使用74LS161设计一个模11的计数器，要求写出二进制代码，反馈清零函数和画出逻辑电路图。

《数字逻辑电路》教材改革浅析 篇2

一、压缩了传统内容,增加了新知识

劳动版《数字逻辑电路》第三版(以后简称三版教材)有8章,153页,包含18个实验。第1章删除了学生难以理解的RC瞬态过程,这个内容包括电容的充电和放电,时间常数与瞬态过程快慢的关系,积分电路、微分电路、引导电路等一度作为重点来介绍,虽然很重要,但也是难点,学生不易掌握,造成了课程刚开始学生就产生畏难心理,不利于后续章节的教学,删去这部分内容后,减小了教学难度,知识结构衔接更加合理,可以说为学生扫除了一个学习的障碍。在介绍逻辑门电路时,侧重集成TTL、集成MOS门电路,把分立MOS门电路略去,增加了门电路的应用,既压缩了篇幅,又拓宽了知识面。在讲解组合逻辑电路时,突出了组合逻辑电路的分析和设计,增加了新知识——只读存储器(ROM),这是数字电路的存储单元,是数字系统的重要组成部分,把组合逻辑电路的竞争冒险单独作为一节来讲,解决了学生在设计组合逻辑电路时,因为化简逻辑函数而导致的逻辑错误问题,而用数据选择器实现逻辑函数以及用译码器构成数据分配器,对开阔学生视野很有帮助。在介绍触发器时,沿着触发方式这个主线,不在按TTL和MOS来分别叙述,把主从RS和主从JK放在一节,删除了六门触发器,而强调了触发器的分类和转换,这部分内容改进较多,把知识点重新整合,既增加了内容,又减少了篇幅,为学生学习触发器的应用提供了方便,又便于老师教学,可以说是三版教材的一大亮点。对于时序逻辑电路的改进主要体现在设计方面,过去不讲时序逻辑电路的设计,增添这个部分,虽然起到了拓宽知识面的作用,但是对技校学生来说,设计起来还是比较困难,笔者在教学中,把它作为选学内容处理,只有个别学生对时序逻辑电路设计感兴趣,提出相应的问题。数模和模数转换是沟通模拟电路和数字电路的桥梁,通常称为接口电路,在数字系统中应用日益广泛,三版教材对这个新内容单独在第7章进行了详细的分析,解决了模拟信号的数字化和数字信号模拟化问题,为数字电路处理模拟信号提供了依据。最后又专门新增加第8章来介绍数字集成电路的应用,分析了数字系统的组成,探讨了交通信号灯控制电路和数字式测速仪的设计、组装、与调试两个实例,为提高学生的动手能力和想象空间打下了坚实的基础。

二、突出了实训

三版教材一个突出的特点就是大量增加了实验内容,从二版的7个实验增加到18个,通过实验,学生可以很好地巩固所学的理论知识,开阔视野,发现问题,探索解决的办法,真正做到理论和实践相结合。在带领学生实验实训的过程中,笔者主要是启发学生扩大知识面,要求学生自己动手,从理论出发,结合具体电路,引导学生更全面地理解数字电路的内涵,独立完成数字电路的设计、安装与调试,并能够分析可能出现的各种问题。从数字实验仪器的使用,到各种门电路的特性测试,用不同的门电路实现逻辑功能,设计与调试数字电路,各种组合逻辑电路的结构和应用,时序逻辑电路的应用与调试,再到A/D和D/A转换实验、数字电路的综合应用等,学生们产生了强烈的求知欲望和探究心理,上实验课的积极性空前高涨。有时是单个实验,有时是一个知识模块作为一个课题,突出了技工教育强调实际工作能力的特点,理论紧密联系实际,符合学生的认知规律,通过实例,让学生学会实验仪器的使用,用数字电路器件构成简单的数字系统,最后设计制作出一个复杂的实用型数字系统,使学生全面掌握该课程的学习规律,并着重培养学生的自学能力,为今后继续学习打下良好的基础。

三版教材配套的《数字逻辑电路第三版习题册》精选了大量的习题,题型丰富,难易适度,为学生学习和教师授课提供了方便,但也有个别习题逻辑不够严密,如第1章第2节第三大题第六小题,把下列码转换为十进制数第一题,(111 0100)8421BCD =( )10,笔者认为,少了一个0,应为(0111 0100)8421BCD =()10。希望电子类教材改革的步伐不断加快,推动职业技术教育全面快速发展。

数字逻辑第一章考试题 篇3

(1)—29

(2)—34

(3)—16

(4)+22

2、与8421BCD码（01101000）8421BCD等值的十进制数是（）。

(1)68

(2)38

(3)105

(4)24

3、二进制码（1110101）2对应的格雷码是（1001111）。

4、已知某符号二进制数的补码为1.0110，则其原码为(B)。A.1.0110

B.1.1010

C.1.0101

D.– 0.1010

5、将8421BCD码为01000101的数转换成其十进制描述为（A)。A.45

B.69

C.37

D.54

6、(53.69)10的余3码表示为1000 0110.1001 1100。(每四位都加3)7、8421BCD码具有奇偶特性。（√）

8、格雷码的特点是任意二个相邻码组间只有一位变化。（√）

9、一个数的补码是1010110，则其对应的十进制数是(1)。(1)—42

(2)—41

(3)—14

(4)+86

10、与8421BCD码（01101000）8421BCD等值的二进制数是(4)。

(1)01101000

(2)10010111

(3)10011000

(4)01000100

11、二进制码(1110101)2 对应的格雷码是(1001111)。

12、在奇偶校验码中，奇校验的含义是数据本身含有奇数个1，则校验位为1，否则校验位为0。（×）(包含加入的校验位后的奇偶)13．十进制数68的8421码为（A）。

A.01101000 B.10000110 C.10011011 D.1000100 14．二进制小数-0.0110的补码表示为（D）。

A．0.1010 B．1.1001 C．1.0110 D．1.1010

15、表示任意两位无符号十进制数需要(C)位二进制数。

(A)6

(B)7

(C)8

(D)9

16、与余3码（10001000）余3码等值的十进制数是(A)。

(A)55

(B)66

(C)77

(D)88

17、十六进制数(3A.B)2 对应的八进制数是(72.54)。

18、与二进制数（10001000）二进制对应的格雷码是(D)。

(A)01011000

(B)10000101

(C)11101110

(D)11001100

数字逻辑实验心得 篇4

第一次做的数字逻辑实验是全加器，那时什么都还不太了解，听老师讲解完了之后也还不知道从何下手，看到前面的人都开始着手做了，心里很着急可就是毫无头绪„„

老师说要复制一些文件辅助我们做实验（例如：实验报告模板、实验操作步骤、引脚等与实验有关的文件），还让我们先画原理图。这时，关于实验要做什么心里才有了一个模糊的框架。看到别人在拷贝文件自己又没有U盘只好等着借别人的用，当然在等的时候我也画完了全加器的原理图。

拷了文件之后有了实验操作步骤才开始慢慢跟着步骤操作，如此很不熟练的开始了第一次实验。中途仿真编译等了好久终于激动的看到进度显示99%的时候突然就“无法响应”了！失落之余也只能关了重新做„„时间很快就过去了，轮到第二组，实验还是没有完成。花了一些时间终于下载好了结果也正确了，但由于是第二组实验的时间所以只能等下次再交给老师检查。但是心里还是很开心！到最后通过自己的努力最终把第一个实验完成了，这是一个好的开始！

但是我没想到的是，后来做第二三四个实验的时候都来不及给老师检查这第一个实验。不过开心的是做完第五个实验的时候终于把第一次实验的尾收了，突然觉得原来认为很难做的第一个实验现在看来是那么的简单！

真的发现实验的次数多了，熟练了，知道自己要做的是什么，明确了目标，了解了方向，其实也没有想象中那么困难。

实验二心得

第二次做的实验是编码及译码器的应用，相对于第一次的实验难上了好几个层次。而且之前记得的操作步骤现在几乎忘了，只能从零开始，看一眼操作步骤做一步。

在老师的指导下勉强把原理图画出来了，但是编译的时候还是发现了很多错误甚至少了一些器件。在慢慢摸索的过程中也渐渐懂得了其中的原理。该选什么器件？线怎么连？要选择那些引脚？等等。虽然到最后结束两小时之后还是没能完成本次实验，但是心里有一种成就感，因为我终于开始理解了！毕竟这个实验对于我来说还是有一定挑战的。

这一次把做的工程文件都上传到服务器上了，所以先对于第一次实验就方便多了，不用再因为换机子的问题到处借U盘了。我发现想安安心心的做好实验选择一台好的电脑、好的下载电路板和好的数据线是很关键的，所以以后做实验一定要早点到！

两次的实验都没能拿到实验报告让我非常着急，甚至担心第三次实验又会像这次一样。但是这个想法在下一秒马上被否决，我对自己有信心，有一个声音告诉我，我一定能完成实验！

两次实验都因为准备不足导致时间不足而没完成实验，所以下次实验一定要先做好充分的准备，比如先画好原理图，熟记操作步骤等。

最终第二次实验也是在做完第五次实验才完成，所以第二次实验成为了最后一个被检测并得到实验报告的实验。而且中途还出现了一些问题，但被我解决了，所以结果是美好的！

实验三心得

第三个实验要做的是用4位全加器74LS283实现由8421码到余3码的转换。这个实验虽然比第二个实验难一些，但是经过两次实验后我已经能较熟练的运用软件了，而且之前也把原理图大概画出来了，经过老师的讲解很快就准确的做好原理图，这次选择的电脑也运行得很快，又不用进行波形仿真的操作，一个小时没有就完成了，但是在等下载电路板和数据线这里花了大部分时间。这一次顺利的完成了实验，拿到了第一张实验报告纸！

介于前两次实验都遇到了重重阻碍，这一次如此顺利的完成实验让我有点受宠若惊，有点经历风雨见彩虹的感觉，也超有成就感！也让我有了更大的信心，只要用心努力做就一定能顺利完成实验！但是还是没有剩余的时间来完成实验一二，眼看只有两次机会了说没有压力是不可能的，但是没有压力哪来的动力呢？有了成功的经验以后操作起来就更加顺了，一定可以把实验完成的！

这一次能这么顺利的完成实验，准备工作是关键。预前画好原理图，选择电脑、下载电路板，由于借U盘不方便我还买了U盘，一切准备就绪接下来做实验就简单多了。相信只要按照这种方法进行实验一定会像这次一样收到很好的效果！

我也相信随着熟练度的提高知识的积累速度也一定会提上来，从而腾出时间来完成实验一和实验二。

实验四心得

此次实验旨在学习用触发器和门电路设计时序电路，熟练掌握D触发器和JK触发器的特性，能够灵活，实现用D触发器 设计四位移位寄存器。

现在的我已经熟练掌握了操作步骤了，也能较快的画出原理图，有了之前的经验，这次实验起来也没有之前那般困难了。也能处理出现的一些问题了，但是在最后下载那一步的时候还是花了很多时间改错，换机子、换下载电路板、换数据线问题依然存在，后来让一个同学检查了一下才知道原来下载的器件选错了！大叹一声，本来简单的一个错误可是由于不了解其中的所以然就是弄不出正确的结果，这让我想到了一句话：内行人赚外行人的钱。真的就是这样！懂得就很简单不懂就无法继续操作，哪怕只是一个小小的错误。

这一次因为这个原因又没有多余的时间做实验一二，但幸运的是实验四成功通过！经过这样多次出现问题解决问题，操作起来也更加的得心应手了！哪条线链接错误，哪个引脚设置错误，也能很快的找到了，动作开始渐渐完善起来。

还有一次实验机会了，要一次做完三个实验来得及吗？压力更大了，但是就算不能全部完成也要尽全力在有限的实验时间里完成几个实验，而且我有预感下次一定能顺利做完！因为我自认为不会在有什么错误什么问题能让我停滞不前了。

最后一次全力以赴！

我相信自己一定可以完成实验！

实验五心得

这次实验目的是学习用集成触发器设计时序电路。实验是设计一个60进制计数器，用一个数码管显示，用四个二选一电路实现个位和十位的切换。这次实验进行的很顺利，在快速完成第五个实验之后又顺利的做完了第一个实验的收尾工作。在第二组实验的时候我也完成了我的第二个实验。所以结果就是如我所愿的将五个实验全部完成！实实在在的幸福感此刻还深深的感受着！

不得不说只有努力后坚持下来了，才会成功！

已经做了有四次数字逻辑实验，每一次都有新的收获，在做实验的过程中，由想象中的接触到实物，经过自己的思考，动手，牢牢的记在了心里。对一些问题有了自己的想法。在作实验的时候，带着思考与问题去做实验，在做的过程中，问题会不断的出现，有些时候会发现真的好奇妙，动手能力在无形中提高。实验总结经验如下： 1早点去，找台好装置。

2做实验时一定要严格按照要求操作避免走弯路。3实验时别停下来，灵感稍纵即逝。

数字逻辑与数字系统设计教学大纲 篇5

“卓越工程师教育培养计划”试点课程教学大纲

“数字逻辑与数字系统设计”教学大纲

课程编号：OE2121017 课程名称：数字逻辑与数字系统设计

英文名称： Digital Logic and Digital

System Design 学

时：60

学

分：4 课程类型：必修

课程性质：专业基础课 适用专业：电子信息与通信工程（大类）

开课学期：4 先修课程：高等数学、大学物理、电路分析与模拟电子线路 开课院系：电工电子教学基地及相关学院

一、课程的教学任务与目标

数字逻辑与数字系统设计是重要的学科基础课。该课程与配套的“数字逻辑与数字系统设计实验”课程紧密结合，以问题驱动、案例教学、强化实践和能力培养为导向，通过课程讲授、单元实验、综合设计项目大作业、设计报告撰写、研讨讲评等环节，实现知识能力矩阵中1.1.2.2、1.2.1.2以及2.5、2.6、3.6、4.1、4.2的能力要求。

要求学生掌握数字电路的基本概念、基本原理和基本方法，了解电子设计自动化（EDA：Electronic Design Automation）技术和工具。数字电路部分要求学生掌握数制及编码、逻辑代数及逻辑函数的知识；掌握组合逻辑电路的分析与设计方法，熟悉常用的中规模组合逻辑部件的功能及其应用；掌握同步时序逻辑电路的分析和设计方法，典型的中大规模时序逻辑部件。EDA设计技术部分，需要了解现代数字系统设计的方法与过程，学习硬件描述语言，了解高密度可编程逻辑器件的基本原理及开发过程，掌握EDA设计工具，培养学生设计较大规模的数字电路系统的能力。

本课程教学特点和主要目的：

（1）本课程概念性、实践性、工程性都很强，教学中应特别注重理论联系实际和工程应用背景。

（2）使学生掌握经典的数字逻辑电路的基本概念和设计方法；（3）掌握当今EDA工具设计数字电路的方法。

（4）本课将硬件描述语言(HDL)融合到各章中，并在软件平台上进行随堂仿真, 通西安电子科技大学

“卓越工程师教育培养计划”试点课程教学大纲

过本课和实验教学, 使学生掌握新的数字系统设计技术.虽然现代设计人员已经很少使用传统的设计技术，但传统的设计可以让学生直观地了解数字电路是如何工作的，并可以为EDA设计工具所进行的操作提供说明，让学生进一步了解自动化设计技术的优点。

成功的逻辑电路设计人员必须深入理解数字逻辑设计相关的基本概念，并熟练掌握EDA设计工具的使用。

二、本课程与其它课程的联系和分工

数字逻辑与数字系统设计主要讨论集成电路器件的外部特性，对门电路内部晶体管的工作原理及状态转换只作定性了解。

数字逻辑与数字系统设计在学科基础中的地位既要体现作为一门课程的完整性和电子线路体系结构的特点，也要体现为后续课程服务的目的。后续的专业课程如计算机组成原理，微机原理、接口技术等都是数字电路系统高度集成的体现。数字电路与系统设计为微处理器与系统设计、嵌入式系统、数字通信等后续课程进行了基础知识准备。

三、课程内容及基本要求

（一）数制与编码（建议3学时）学习数制表示方法和常用编码 1．基本要求

（1）掌握常用数制（2、8、10、16进制数）的表示方法与相互转换方法

（2）掌握常用编码（842BCD码、5421BCD码、余3码、格雷码等）的表示方法 2．重点、难点

重点：二进制，十六进制 难点：格雷码的掌握

3．说明：主要掌握常用编码的表示方法

（二）逻辑代数与逻辑函数化简（建议10学时）

学习逻辑代数的基本运算及函数表示方式，了解逻辑函数的化简方法；学习硬件描述语言（HDL）描述逻辑函数的基本结构，熟悉逻辑函数与HDL之间的对应关系。1．基本要求

（1）熟练掌握基本逻辑运算与逻辑门

（2）了解逻辑代数的基本定理、法则和主要公式，了解逻辑函数代数化简法（3）掌握逻辑函数的标准表达式和常用的五种表达式及相互转换方法（4）能够用HDL描述真值表，熟悉逻辑函数的HDL表达方式（5）熟悉逻辑函数的卡诺图化简法

（6）掌握包含无关项逻辑函数的表示方法及化简方法 2．重点、难点

重点：逻辑函数的两种标准表示形式以及HDL表达方式 难点：五种表达式之间的相互转化 西安电子科技大学

“卓越工程师教育培养计划”试点课程教学大纲

3．说明：5个变量以上的逻辑函数化简不作要求

（三）组合逻辑电路（建议10学时）

学习组合逻辑电路的分析方法和设计方法，学习组合逻辑的HDL描述方式 1．基本要求

（1）掌握组合电路的分析方法和设计方法

（2）熟悉组合逻辑电路的HDL设计方法，掌握设计流程图的绘制方法

（3）熟悉常用MSI组合逻辑部件（变量译码器、数据选择器）的逻辑功能，扩展方法及应用

（4）掌握译码器、数据选择器的HDL描述方式

（5）掌握由MSI器件构成组合电路的设计方法和分析方法（6）了解组合电路的竞争冒险现象及消除方法 2．重点、难点

重点：由门电路进行组合电路的设计 难点：中规模集成电路芯片应用

3.说明: 安排组合逻辑研究实验

（四）触发器（建议6学时）

学习触发器的工作原理和功能描述方法，学习触发器的HDL描述方法 1．基本要求

（1）掌握基本RS触发器及常用沿触发的（D、T、JK）触发器的逻辑功能及其描述方法（2）触发器的HDL描述方法（包括行为级描述和结构化描述）（3）熟悉常用集成触发器的逻辑符号及时序图的画法（4）掌握触发器的HDL描述方法中的沿触发与电平触发 2．重点、难点

重点： 触发器的多种描述方法

难点：触发器电路的HDL描述及时序波形

3．说明：触发器部分要求记忆逻辑符号掌握逻辑功能，对触发器内部电路不做要求,安排集成触发器实验。

（五）时序逻辑电路（建议16学时）

学习同步时序电路的分析方法和典型同步时序电路的设计方法，时序电路的HDL描述。1．基本要求

（1）掌握同步时序电路的分析方法，要求根据电路能正确列出状态表，画出状态及时序图并分析其功能

（2）了解同步时序电路的一般设计方法和步骤，掌握给定状态同步时序电路的设计方法

（3）掌握时序电路的HDL描述方法 西安电子科技大学

“卓越工程师教育培养计划”试点课程教学大纲

（4）掌握典型MSI时序逻辑部件（74LS161、74LS194）的逻辑功能，扩展方法及应用（5）学习状态机的HDL描述方法，并掌握复杂时序逻辑电路的HDL描述方法（6）掌握以MSI为主的典型同步时序电路的分析方法与设计方法：

任意模值计数器；移位型计数器；序列码发生器（7）掌握典型时序电路的HDL描述方法

（8）了解异步时序电路的主要特点

2．重点、难点

重点：电路自启动自校正的设计；MSI时序逻辑部件的逻辑功能及应用 难点：时序逻辑点状态机HDL描述

3．说明：学习这一章后，要求能看懂器件手册，安排计数器和移位寄存器应用实验。

（六）集成逻辑门（建议3学时）1．基本要求

（1）了解典型TTL与非门的基本工作原理，掌握其主要外特性和参数（2）掌握集电极开路门和三态门的主要特点

（3）掌握MOS逻辑门（以CMOS为主）的主要特点和使用方法 2．重点、难点

重点：TTL与非门的主要外特性和参数 难点：集电极开路门

（七）脉冲波形的产生与整形（建议3学时）了解脉冲电路的分析方法 1．基本要求

（1）了解典型脉冲电路（单稳、多谐、施密特触发器）的基本特点及脉冲电路的分析方法

（2）掌握555定时器的基本工作原理及典型应用

（3）掌握晶体振荡器，施密特单稳集成电路的基本原理及使用方法。2．重点、难点 重点： 555定时器

难点：振荡电路性能提高需要考虑的因素 3．说明：安排脉冲电路的产生和整形实验。

（八）存贮器及可编程器件（建议4学时）1．基本要求

（1）掌握ROM的基本工作原理和几种不同的编程方法（2）了解静态RAM和动态RAM的基本工作原理

（3）了解可编程器件的内部结构特点, 可用资源, 主要参数和选型依据 西安电子科技大学

“卓越工程师教育培养计划”试点课程教学大纲

(4)结合实验, 逐步掌握FPGA的仿真与设计技术 2．重点、难点

重点：ROM的基本工作原理, FPGA的仿真与设计技术 难点：ROM实现组成逻辑函数, FPGA的仿真与设计技术

（九）D/A和A/D（建议1学时）1．基本要求

（1）了解D/A和A/D转换器的基本原理和主要技术指标（2）了解典型集成D/A和A/D芯片的特点 2．重点、难点

重点：D/A和A/D转换器的主要技术指标 难点：D/A和A/D转换器的基本原理

四、布置大作业

综合设计(1)-----用VHDL设计一数字频率计(结合实验在FPGA上实现)综合设计(2)-----用VHDL设计一DDS信号发生器(结合实验在FPGA上实现)系统设计完成通过EDA软件仿真后，在FPGA系统上实现验证，期间安排两次讨论。第一次是设计方案评审和讲评，第二次的实现结果报告和讲评。

五、教学安排及方式

总学时 60 学时，讲课 56 学时。讨论4学时。实验单独开课，大作业采用开放式实验方式利用课外时间进行。

六、考核方式

1.期末笔试(以闭卷考试为主，也可开卷考试或半开卷半闭卷考试)占60% , 2.大作业----综合设计占30%, 3.平时成绩占10%.七、推荐教材与参考资料

教材：

(1)新编: 任爱锋, 孙万蓉, 周端等

(2)杨颂华等 数字电子技术基础 西安 西安电子科技大学出版社 2009 参考书：

(1)夏宇闻等译 数字逻辑基础与Verilog设计 机械工业出版社

(2)John F.Wakerly 数字设计——原理与实践（第三版 影印版）高等教育出版社

西安电子科技大学