dds信号发生器设计（推荐8篇）
产品应用： 模拟传感器信号 重现实际环境信号 电路功能测试 信号相位调试 科研与教育 最高输出频率 输出通道数 采样率 任意波长度
CH1 CH2MHz 2 100 MSa/s 2 pts – 4kpts 2pts – 1kpts 1 μHzmVpp ~ 10 Vpp（50 Ω），4 mV ~ 20 Vpp（高阻）mVpp ~ 3 Vpp（50 Ω），4 mV ~ 6 Vpp（高阻）14 bits 10 bits
USB Host & Device 无
台式函数/任意波形发生器 宽×高×深＝232mm×108mm×288mm 2.7 kg
频率分辨率 幅度范围 垂直分辨率
CH1 CH2 CH1 CH2
标配接口 选配接口 产品类别 尺寸 重量 产品综述
函数/任意波形发生器采用直接数字频率合成（DDS）技术设计，能够产生精确、稳定、低失真的输出信号。产品特性
1.采用先进的DDS技术，双通道输出，内置频率计，25 MHz最高输出频率
2.LCD单色液晶显示屏
3.5种标准波形及48种预设任意波形输出，可编辑10组4 kpts任意波形
1 DDS工作原理和主要特点
图1为典型的DDS模型构成。其中K代表频率控制字, P表示相位控制字, W表示波形控制字, f C为参考时钟频率, N表示相位累加器的字长, L表示ROM的地址位数, D表示ROM的数据位数以及D/A转换器的字长。
DDS工作原理:相位累加器在f C的控制下以步长K做累加, 输出的N位二进制码与P、W相加后, 取其高L位作为波形存储器ROM的地址对波形ROM进行寻址, 波形ROM寻址输出的D位幅度码S (n) 经D/A转换器变成阶梯状波形S (t) , 再由低通滤波器滤波后, 得到合成的信号波形输出。其中P和W可根据需要选择使用。输出的合成信号波形取决于波形存储器ROM中存放的幅度码, 因此采用DDS技术可以产生任意信号波形, 并可实现信号频率和幅值可调。
由于DDS采用的是全数字频率合成结构, 所以DDS技术跟许多传统信号合成方法相比具备许多独有的特点:
1) 频率分辨率高
DDS的最小频率步进量就是它的最低输出频率, 即
式中:N为相位累加器的字长。
可见, 只要累加器有足够的字长, 即可实现精密的频率分辨率, 如可实现Hz甚至μHz数量级的频率步进量。
2) 能产生频率范围很宽的信号
当频率控制字K=1时, DDS的最低输出频率为
当相位累加器的字长N足够大时, 可认为DDS的最低合成频率接近于零。在实际设计的DDS系统中, 由于输出滤波器的非理想性, 一般输出信号的最大频率为参考时钟频率的40%, 因此DDS实际输出频率范围是0~40%fc。
3) 输出频率转换速度快
DDS是一个开环系统, 当一个新的频率控制字输入时, 它会迅速合成并输出相应频率。DDS的频率转换时间即频率控制字的传输时间, 也就是一个参考时钟周期:
如fc=10 MHz, 转换时间即为100 ns, 当参考时钟频率更高 (只要满足Tc大于数字门电路的延迟时间即可) 时, 转换时间会更短。所以可近似认为DDS的频率转换是即时的。
4) 频率转换时的相位连续性
改变DDS系统的输出频率即改变相位累加器每次相加的相位增量。当频率控制字从K1变为K2时, 它是在已有的积累相位基础上再每次累加新的相位增量, 从而保持了输出相位的连续性。
5) 输出波形灵活
在DDS内部加上调相、调频、调幅等控制方式即可方便灵活地实现相应的调相、调频、调幅功能;改变ROM存储器中的数据即可实现任意波形的输出。
2 信号发生器硬件设计
信号发生器的硬件结构如图2所示, 其中单片机控制模块和DDS模块为系统核心, 用于产生信号;键盘/显示模块用于实现频率控制字的输入与频率显示功能;滤波模块用于对信号进行后期处理。
单片机采用AT89C51芯片。信号发生器工作时, 操作者输入十进制数的频率值, 单片机将十进制数转化后送入DDS芯片, 该值即为频率控制字K。DDS芯片输出端输出相应的频率, 频率值通过LED显示。
由于信号发生器中频率控制字的计算非常复杂, 有大量的中间变量需要暂存, 因此需要扩展外部RAM。本信号发生器采用的片外数据存储器是8 K×8位的静态随机存储器芯片6264。为了实现键盘输入、数据显示输出及控制电路, 本信号发生器采用8155扩展了I/O。信号发生器核心器件为DDS芯片AD9851。AD9851由数据输入寄存器、频率/相位寄存器、6倍参考时钟倍乘器、10位模/数转换器、内部高速比较器组成。由于AD9851内置6×REFCLK倍频器, 因此与AT89C51共用一个12 MHz晶振即可满足设计需求。
AT89C51与AD9851的接口采用8位并行接口方式。单片机系统扩展I/O芯片8155的PC0~PC2引脚经光电耦合器分别连接到AD9851的复位引脚 (RESET) 、频率更改引脚 (FQ-UD) 、写脉冲 (W-CLK) 引脚, 控制AD9851工作, PB0~PB7经光电耦合器分别连接到AD9851的D0~D7作为数据输入口传送入口指令、数据以及设置AD9851的工作方式。AD9851电路如图3所示。
由于单片机系统的数字噪声对合成信号有很强的干扰, 为此单片机系统与DDS芯片间的连接采用全光电耦合方式, 以隔离单片机系统的数字噪声对DDS模块的影响, 这里采用了TLP521-4光电耦合芯片。
为消除共模噪声, 本信号发生器设计了浮地高频放大电路。为了使DDS输出宽带理想的正弦信号, 采用具有较窄过渡带特性的椭圆滤波器进行滤波处理。
采用8279键盘/显示器控制器和4×4矩阵式键盘设计了键盘/显示器接口电路。由于显示部分只需简单的字符显示功能, 因此采用了LED数码管, 不仅降低了整个电路的成本, 缩小了体积, 减少了功耗, 还提高了电路可靠性。
3 信号发生器软件设计
采用汇编语言编写信号发生器软件程序, 用于将键盘输入的数据进行转换, 并将转换后的数值与相应的频率/相位控制字发送给AD9851, 从而使AD9851产生相位、频率可控的正弦信号。其流程如图4所示。
系统上电后, 单片机首先进行初始化并自检。由键盘输入信号频率、相位值, 单片机进行数值转换, 产生相应的频率/相位控制字送给AD9851, 频率值送给LED显示, 输出的阶梯波经低通滤波器滤除高次谐波后即得到所需平滑的模拟信号。
4 结论
本文设计了一种基于DDS技术的高性能、高频率的信号发生器。该信号发生器以AT89C51单片机为控制核心, 通过AD9851产生相位、频率可控的正弦信号, 并配置相应的键盘输入及显示等外部接口电路, 采用汇编语言实现软件控制, 结构简单, 使用方便, 可靠性高。
摘要：介绍了一种基于DDS技术的信号发生器的设计方案, 给出了DDS工作原理及主要特点、信号发生器的硬件电路及软件流程。该信号发生器通过AT89C51单片机控制DDS芯片AD9851产生相位、频率可控的正弦信号, 并配置了相应的键盘输入及显示等外部接口电路, 采用汇编语言实现软件控制, 电路简单, 可靠性高。
关键词：信号发生器,DDS,频率转换,正弦输出
参考文献
[1]王建波.基于数字合成 (DDS) 技术的频率自适应RFID识读器设计[D].成都:西南交通大学, 2008.
[2]付莉, 潘明.基于FPGA数字移相信号发生器设计[J].微计算机信息, 2009 (14) .
关键词：AT89C51；DDS技术；信息源；设计
1.引言
在电子及信息系统设备和领域中，无论是系统测试，还是应用系统，都少不了一个重要角色――信号源的参与。信号源可以根据不同的场合、需求和特点，提供输出一定波形幅值、频率可调，且频率准确、稳定的信号；甚至信号源还可以输出相位关系确定的多路波形信号。在这种背景之下，传统的模拟信号源已经明显落伍，不能满足现代电子技术设计测试的需要，而直接采用数字合成(Direct Digital Frequenly Synthesis，简称DDS)技术为满足这些目标提供了可能。直接数字频率合成技术具有频率分辨率高、带宽输出相对较宽、频率转换速度快、相位变换连续等优点，可以非常方便地实现对相位、幅度和频率的数字调制，能够满足数字化信号处理应用要求。由DDS技术产生的全数字化信号源，更具智能化、功能更强大、操作更便捷。DDS技术为信息源的设计提供了可靠保障，笔者使用单片机AT89C51为核心，以AD9850芯片作为DDS技术的实现载体，提出了一种信号源的设计与实现方法。
2.DDS技术基本原理
DDS技术是一种基于相位出发合成波形的全数字频率合成技术，该技术是建立在采样定理基础上，首先完成对所需波形进行采样，将采样值数字化后存入存储器作为查找表，然后再通过查表将数据读出，经过D／A转换器转换成模拟量，把存入的波形重新合成出来，进而实现信号的输出。DDS技术除具有上文所提到的优点外，还具有生成的正弦／余弦信号具有正交特性，相关输出信号得到有效数字化等特点，更便于信号的利用与效能的发挥。
DDS工作过程为：首先，将存于数表中的数字波形经数模转换器D/A，形成模拟量波形；改变寻址的步长来改变输出信号的频率，步长即为对数字波形查表的相位增量，由累加器对相位增量进行累加，累加器的值作为查表地址；D/A输出的阶梯形波形，经带通滤波，形成符合质量要求的模拟波形。DDS的核心是相位累加器。相位累加器由N位加法器与N位累加寄存器级联构成。每来一个时钟脉冲fs，加法器将控制字k与累加寄存器输出的累加相位数据相加，把相加后的结果送到累加寄存器的数据输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。用相位累加器输出的数据作为波形存储器的相位取样地址。波形存储器的输出送到D/A转换器，D/A转换器将数字量形式的波形幅值转换成所要求合成频率的模拟量形式信号。
3.主要芯片介绍
基于单片机AT89C51的AD9850DDS信息源，采用的主要芯片主要有两块，其中单片机AT89C51是系统的核心，AD9850为DDS信息源的主体部分。
A.AT89C51
AT89C51单片机是一种带有4K字节闪烁可编程可擦除只读存储器的低功耗、低电压、高性能CMOS8位微处理器。该单片机采用ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-51指令集和输出管脚具有较好的兼容性。AT89C51单片机基本结构如图1所示。
a.主要特性
与MCS-51兼容，具有4K字节可编程FLASH存储器。寿命可达1000写/擦循环，数据保留时间长。全静态工作：0Hz-24MHz，三级程序存储器锁定，具有128x8位内部RAM，32可编程I/O线，两个16位定时器/计数器，5个中断源，可编程串行通道，具有低功耗的闲置和掉电模式和片内振荡器和时钟电路。
b.引脚功能
AT89C51单片机共有40个管脚，详见图2。
VCC：供电电压。GND：接地。
P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P0口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。
P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。
P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写"1"时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址"1"时，它利用內部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。
P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入"1"后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。 P3口也可作为AT89C51的一些特殊功能口： P3.0 RXD（串行输入口）、P3.1 TXD（串行输出口）、P3.2 /INT0（外部中断0）、P3.3 /INT1（外部中断1）、P3.4 T0（记时器0外部输入）、P3.5 T1（记时器1外部输入）、P3.6 /WR（外部数据存储器写选通）、P3.7 /RD（外部数据存储器读选通）。P3口同时为闪烁编程和编程校验接收一些控制信号。
RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。
ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器时，将跳过一个ALE脉冲。如想禁止ALE的输出可在SFR8EH地址上置0。此时，ALE只有在执行MOVX，MOVC指令是ALE才起作用。另外，该引脚被略微拉高。如果微处理器在外部执行状态ALE禁止，置位无效。
/PSEN：外部程序存储器的选通信号。在由外部程序存储器取指期间，每个机器周期两次/PSEN有效。但在访问外部数据存储器时，这两次有效的/PSEN信号将不出现。
/EA/VPP：当/EA保持低电平时，则在此期间外部程序存储器（0000H-FFFFH），不管是否有内部程序存储器。注意加密方式1时，/EA将内部锁定为RESET；当/EA端保持高电平时，此间内部程序存储器。在FLASH编程期间，此引脚也用于施加12V编程电源（VPP）。
XTAL1：反向振荡放大器的输入及内部时钟工作电路的输入。
XTAL2：来自反向振荡器的输出。
B.AD9850
AD9850是AD公司生产的最高时钟为125 MHz、采用先进的CMOS技术的直接频率合成器，主要由可编程DDS系统、高性能模数变换器（DAC）和高速比较器三部分构成，能实现全数字编程控制的频率合成。AD9850基本结构如图3所示。
a. AD9850主要工作性能
单电源工作：+3.3V或+5V。接口简单，可用8位并行口或串行口直接装载频率和相位调制数据。片内有高性能D/A转换器和高速比较器，可输出正弦波和方波。最高工作时钟125MHz，32位频率控制字保证在125MHz的工作时钟下频率分辨率达0.0291Hz。5位调相控制字，可实现相位调制功能。频率转换速率极快，可达2.3€?07次/秒。低功耗：在125MHz时钟频率、+5V电源工作时，功耗为380mW；110MHz时钟、+3.3v工作时，功耗为155mW。工作温度范围宽：-40℃～+85℃。
b. 基本工作原理
AD9850内含可编程DDS系统和高速比较器，可实现全数字编程控制的频率合成。可编程DDS系统的核心是相位累加器，由一个加法器和一个N位相位寄存器组成，N一般为24～32。每来一个外部参考时钟，相位寄存器便以步长M递加。相位寄存器的输出与相位控制字相加后可输入到正弦查询表地址上。正弦查询表包含一个正弦波周期的数字幅度信息，每一个地址对应正弦波中0€啊?60€胺段У囊桓鱿辔坏恪２檠戆咽淙氲刂返南辔恍畔⒂成涑烧也ǚ刃藕牛缓笄疍AC输出模拟量。相位寄存器每过2N/M个外部参考时钟后返回到初始状态一次，相应地正弦查询表。每经过一个循环也回到初始位置，从而使整个DDS系统输出一个正弦波。输出的正弦波频率fout=M*fc/ 2的N次方，fc为外部参考时钟频率。
AD9850 采用32 位的相位累加器将信号截断成14 位输入到正弦查询表，查询表的输出再被截断成10 位后输入到DAC，DAC再输出两个互补的电流。DAC 满量程输出电流通过一个外接电阻RSET调节，典型值3.9千欧。将DAC 的输出经低通滤波后接到AD9850內部的高速比较器上即可直接输出方波。在125MHz的时钟下，32 位频率控制字可使AD9850 输出频率分辨率达0.0291Hz。
c. 引脚功能
AD9850共有28个引脚，具体如图4所示。
图3 AD9850芯片结构框图 图4 AD9850引脚功能
D0-D7：8位数据输入口，可分次并行转载40位控制数据，D7（第250脚）也可以作为串行数据输入端使用；DEND：数字地；DVDD：数字电源；WCIK：数字写入脉冲；FQ-UD：频率刷新功能信号；CLK IN：外部参考时钟输入，可以是CMOS电子的脉冲序列;AGND：模拟电源；REST：DA 输出电流的了控制电阻连接端，通常接一只3.9K欧的电阻到地；QOUT：内部比较器输出端；QOUTB：内部比较器互补输出端；VINN：内部比较器的负相输入端；VINP：内部比较器的正相输入端；DACBL：内部的旁路端，通常悬空；IOUTB： DA 的互补输出端。
4. DDS信号源设计
基于单片机AT89C51的AD9850DDS信息源系统，控制核心采用单片机AT89C51，DDS芯片选用AD9850，系统产生信号为正弦波、方波和三角波，信号频率范围为:100-100KHz，频率步进<=100Hz，输出波形范围在为:0～5V(峰-峰值)，可按0.1V调整，编程语言采用Keil C语言。
A.总体设计
基于单片机AT89C51的AD9850DDS信息源系统，主要由主控制器模块、正弦信号发生模块、输出电压放大模块、人机界面模块构成。系统基本结构框图如图5所示。
图5 基于单片机AT89C51的AD9850DDS信息源系统框图
B.硬件设计
信号产生模块用于输出三路正弦波、方波、三角波。其中正弦、方波信号由AT89C51单片机和AD9850DDS产生。数字输入值范围为0x000H~0xFFFH，其对应输出的模拟电压幅值为0 V~VREF-1LSB V(VREF参考电压为+5 V)，1LSB的电压幅值即为5/4 096 V，从而产生所需信号。
基准调压电路，可使正弦信号以0 V为基准电压，上下对称、稳定输出。由于任意一路D/A转换器输出的正弦波形幅值变化范围仅在0 V-5 V，即正弦波的基准电压为2.5 V。因此，需要给输出的正弦波形升高一个电压基准。根据运算放大器的特性，此时U1B的反相输入端(引脚6)的电压值也为2.5 V。当正弦波经过差动放大电路(U1B及其外围电路R1、R2)和滤波电容C1后，波形输出端会获得电压幅值介于-2.5 V和+2.5 V之间的正弦波形。
C.软件设计
单片机软件部分具体编程方法为：通过程序循环传输D/A转换器波形的离散幅值数据，模拟基准时钟的功能；在单片机内部RAM取3个字节(24位)作为相位累加器；周期波形的幅值在相位上按256份等分，计算出的离散幅值数据组成波形数据表存储单片机内部ROM 中；程序每循环一次相位累加器累加一个频率控制字，从而得到一系列的相位值，直到相位累加器溢出，才完成波形一个周期的相位累加；取相位值序列的高8位数据，查
ROM表转换相位幅值，得到离散波形幅值；幅值序列通过D/A转换及滤波电路得到输出波形。
初始化程序如下：
参考文献
[1]刘旭东.基于DDS的毫米波汽车防撞雷达扫频源设计［J］电讯技术.2010.04
[2]马令坤，张震强，党宏社.DDS频率合成器杂散的分析与仿真[J]微电子学与计算机.2007.07
[3]徐晓林，刘四新.基于DDS芯片AD9851的步进频率源的设计与实现[J]大众科技.2009.05
[4]吴海超，邢斯瑞.基于AD9850的嵌入式信号源设计与实现[J]现代电子技术.2009.16
[5]吴士云，叶建芳，石 燚.DDS+PLL高性能频率合成器的设计与实现[J]现代电子技术.2010.05
信号发生器设计
设计一个能够输出正弦波、三角波和矩形波的信号源电路，电路形式自行选择。输出信号的频率可通过开关进行设定，具体要求如下：
（１）输出信号的频率范围为100~800Hz，步进为100Hz。（60分）
（２）要求输出信号无明显失真，特别是正弦波信号。（30分）
评分标准：
（１）范围满足设计要求得满分，否则酌情扣分。
（２）输出信号无明显失真可满分，有明显失真酌情扣分。
发挥部分（附加10分）：
利用集成电路LM324设计并实现所需技术参数的各种波形发生电路。根据电压比较器可以产生方波，方波再继续经过基本积分电路可产生三角波，三角波经过低通滤波可以产生正弦波。经测试，所设计波形发生电路产生的波形与要求大致相符。
关键词：波形发生器；集成运放；RC 充放电回路；滞回比较器；积分电路 目录
中文摘要..........................................................错误！未定义书签。1.系统设计........................................................................................4
1.1设计指标................................................................................................................................4 1.2方案论证与比较....................................................................................................................4 2.单元电路设计................................................................................5 2.1方波的设计............................................................................................................................5 2.2三角波的设计........................................................................................................................8 2.3正弦波的设计........................................................................................................................8 3．参数选择....................................................................................11 3.1方波电路的元件参数选择...................................................................................................11 4.系统测试......................................................................................11 4.1正弦波波形测试..................................................................................................................11 4.2方波波形测试......................................................................................................................11 4.3三角波波形测试..................................................................................................................12 5．结果分析....................................................................................12
6．工作总结....................................................................................12 7．参考文献....................................................................................13 8．附录............................................................................................13 1.系统设计 1.1设计指标 1.1.1 电源特性参数 ①输入：双电源 12V ②输出：正弦波V pp >1V，方波V pp ≈12 V，三角波V pp ≈5V，幅度连续可调，线性失真小。
1.1.2工作频率
工作频率范围：10 HZ～100HZ ,100 HZ～1000HZ 1.2方案论证与比较
1.2.1 方案1：采用集成运放电路设计方案产生要求的波形
主要是应用集成运放LM324，其芯片的内部结构是由4个集成运放所组成的, 通过RC 文氏电桥可产生正弦波，通过滞回比较器能调出方波, 并再次通过积分电路就可以调试出三角波，此电路方案能实现基本要求和扩展总分的功能，电路较简单，调试方便，是一个优秀的可实现的方案。
1.2.2 方案2：采用集成运放电路设计方案产生要求的波形
主要是应用集成运放LM324, 其芯片的内部结构是由4个集成运放所组成的, 通过电压比较器可以形成方波, 方波经过积分之后可以形成三角波, 三角波再经过低
通滤波可以形成正弦波, 此电路方案能实现基本要求和扩展总分的功能, 电路较简单, 调试方便, 相比第一方案, 其操作成功率较低.2.单元电路设计 2.1方波的设计 2.1.1原理图
2.1.2工作原理
矩形波发生电压只有两种状态, 不是高电平, 就是低电平, 所以电压比较器是它的重要成分;因为产生振荡, 就是要求输出的两种状态自动地相互转换, 所以电路中必须引入反馈, 因为输出状态应按一定时间间隔交替变化, 即产生周期性变化, 所以电路中要有延迟环节来确定每种状态维持的时间.图所示的矩形波放生电路, 它由反相输入的滞回比较器和RC 电路组成.RC 回路既作为延迟环节, 又作为反馈网络, 通过RC 充放电实现输出状态的自动转换.设某一时刻输出电压Uo=+Uz,则同相输入端电位Up=+Ut。Uo 通过R3对电容C 正向充电，反相输入端电位随时间t 增长而逐渐升高，当t 趋近于无穷时，Un 趋于+Uz；但是，一旦Un=+Ut,再稍增大，Uo 就从+Uz跃变为—Uz，与此同时Up 从+Ut跃变为—Ut。随后，Uo 又通过R3对电容C 反向充电，或者说放电。反相输入端电位Un 随时间t 增长而逐渐降低，当t 趋于无穷时，Un 趋于—Uz ；但是，一旦Un=—Ut, 再稍减小，Uo 就从—Uz 跃变为+Uz，与此同时Up 从—Ut 跃变为+Ut，电容又开始正向充电。上述过程周而复始，电路产生了自激振荡。
图2.3滞回比较器的电压传输特性
2.2.2工作原理
积分电路是一种运用较为广泛的模拟信号运算电路，它是组成各种模拟电子电路的重要基本单元，它不仅可以实现对微分方程的模拟，同时在控制和测量
2.6方波-三角波发生电路波形图系统中，积分电路也有着广泛运用，利用其充放电过
程可以实现延时，定时以及各种波形的产生.积分电路还可用于延时和定时。在图2.3所示三角波发生电路图中，将方波电压作为积分运算电路的输入，在积分运算电路的输出就得到三角波电压。.U O 3=-⎰ I C 1 =-U O 2dt C RC ⎰(式2.10
U O 3=-1 U O 2(t 1-t 0+U O 2(t 0(R 4+R W C(式2.11 式中 U O 2(t 0 为初始状态时的输出电压。设初始状态时U O 2正好从-U Z 跃变为 +U Z，则式2.10应写成 U O 3=-1 U Z(t 1-t 0+U O 2(t 0(R 4+R W C(式2.12 积分电路反向积分, U O 2随时间的增长线性下降，根据图2.4所示电压传输特性，一旦U O 2=U T-，再稍减小，U O 2将从+U Z 跃变为-U Z。使得式2.10变为
U O 3=-1 U Z(t 2-t 1+U O 2(t 1(R 4+R W C(式2.13 为 U O 2(t 1
U O 2 产生跃变时的输出电压。积分电路正向积分，U O 2 随时间的增
长线性增大，根据图2.3的电压传输特性，一旦U O 2=U T +，再稍增大, U O 2将从-U Z 跃变为+U Z，回到初态，积分电路又开始反向积分。
2.3正弦波的设计
2.3.1工作原理
采用低通滤波的方法将三角波变换为正弦波。图中采用的是简单的二阶低通滤波电路，与同相输入端电路类似，增加RC 环节，可以使滤波器的过渡带变窄，衰减斜率的值加大，电路如图所示。
输出三角波。三角波再经R10、C1积分网络，输出近似的正弦波。总的原理图
4C 3．参数选择
3.1方波电路的元件参数选择 3.2.1 稳压管
由于要求方波输出电压约等于12V，所以采用的稳压管的稳压约等于6V，所以应采用6.2V 的稳压管两支。
电容
库房里可以提供0.1uF 的电容，所以电路里都采用0.1uF 的电容，电阻
频率范围是10HZ ～100HZ ,100HZ～1000HZ, 根据公式f=R2/(4*R1*R3*C取 R1=2K R2=5K R3=100 RW1=5K Rw2=100K
经过公式计算后得到接近的电阻阻值，再把数据代入到仿真软件进行仿真调整，得到正确的波形图和数值。
4.系统测试 4.1方波波形测试
由于在电路图中方波的幅值约等于+12V，所以只要电路没有出现问题，阻值选择合适，那么波形就可以出来。
4.2三角波波形测试
同样保持电路完整，接入电源，通过调节RW1可改变三角波伏值及频率，通过调整RW2使电路的周期发生变化，同时频率也发生变化。
4.3正弦波波形测试
将电源电路接入变压器使双电源输出 12V，通过调节RW1、RW2可调节正弦波的峰峰值和频率。
5.结果分析
实验结果和预先所设定的参数存在一定的误差，其中跟元器件的选择参数有关，在电子仿真软件中的电阻参数在库房里没有相吻合的参数，其次在实验焊接过程中也可导致误差，库房所提供的电阻其本身误差较大，综合各方面的考虑，实验结果的误差不可避免，而制作出来的电路板所能出现的波形，在一定程度上会出现失真现象。
6.工作总结
在这次课程设计中，我学会了怎样去根据课题的要求去设计电路和调试电路。动手能力得到很大的提高。从中我发现自己并不能很好的熟练去使用我所学到的模电知识。在以后学习中我要加强对使用电路的设计和选用能力。但由于电路比较简
单、定型，而不是真实的生产、科研任务，所以我们基本上能有章可循，完成起来并不困难。把过去熟悉的定型分析、定量计算逐步，元器件选择等手段结合起来，掌握工程设计的步骤和方法，了解科学实验的程序和实施方法。这对今后从事技术工作无疑是个启蒙训练。通过这种综合训练，我们可以掌握电路设计的基本方法，提高动手组织实验的基本技能，培养分析解决电路问题的实际本领，为以后毕业设计和从事电子实验实际工作打下基础。
在实验过程中收益最大的就是懂得如何去调试电路，查找电路的缺陷和看PCB 图，通过自己动手更能对电路有更深刻的了解。
7.参考文献 元件清单表 附录1 器件清单
附录2 原理图
4C 附录3 电子仿真 3.1输出方波电路的仿真 图 输出方波电路的仿真 3.2方波—三角波电路的仿真
51单片机设计多功能低频函数信号发生器
应用89S52单片机和DAC0832进行低频函数信号发生器的设计。本设计能产生正弦波、锯齿波、三角波和方波。这里着重介绍正弦波和锯齿波的生成原理。
ADC0832的介绍：DAC0832是8分辨率的D/A转换集成芯片。与微处理器完全兼容。这个DA芯片以其价格低廉、接口简单、转换控制容易等优点，在单片机应用系统中得到广泛的应用。D/A转换器由8位输入锁存器、8位DAC寄存器、8位D/A转换电路及转换控制电路构成。
D0~D7：八位数据输入端 ILE： 数据允许锁存信号 /CS： 输入寄存器选择信号 /WR1： 输入寄存器选择信号 /XFER：数据传送信号
/WR2： DAC寄存器的写通选择信号 Vref： 基准电源输入端 Rfb： 反馈信号输入端 Iout1: 电流输出1 Iout2: 电流输出2 Vcc: 电源输入端 AGND: 模拟地 DGND: 数字地 DAC0832结构：
D0～D7：8位数据输入线，TTL电平，有效时间应大于90ns(否则锁存器的数据会出错)；
ILE：数据锁存允许控制信号输入线，高电平有效；
CS：片选信号输入线（选通数据锁存器），低电平有效；
WR1：数据锁存器写选通输入线，负脉冲（脉宽应大于500ns）有效。由ILE、CS、WR1的逻辑组合产生LE1，当LE1为高电平时，数据锁存器状态随输入数据线变换，LE1的负跳变时将输入数据锁存；
XFER：数据传输控制信号输入线，低电平有效，负脉冲（脉宽应大于500ns）有效；
WR2：DAC寄存器选通输入线，负脉冲（脉宽应大于500ns）有效。由WR1、XFER的逻辑组合产生LE2，当LE2为高电平时，DAC寄存器的输出随寄存器的输入而变化，LE2的负跳变时将数据锁存器的内容打入DAC寄存器并开始D/A转换。
IOUT1：电流输出端1，其值随DAC寄存器的内容线性变化；
IOUT2：电流输出端2，其值与IOUT1值之和为一常数；
Rfb：反馈信号输入线，改变Rfb端外接电阻值可调整转换满量程精度；
Vcc：电源输入端，Vcc的范围为+5V～+15V；
VREF：基准电压输入线，VREF的范围为-10V～+10V； AGND：模拟信号地 DGND：数字信号地 DAC0832的工作方式：
根据对DAC0832的数据锁存器和DAC寄存器的不同的控制方式，DAC0832有三种工作方式：直通方式、单缓冲方式和双缓冲方式。本设计选用直通方式。
DAC0832工作时序：
DAC0832内部结构图：
当ILE为1时，只有当/CS、/WR1都为0时输入寄存器才允许输入；当/WR2、/XFER也都为0时，输入寄存器里的信息才能写入DAC寄存器。根据实际电路图我们就可以得到DAC0832工作的时序的程序。如下：
P37=0;//P37=CS _nop_();//P36=WR P36=0;
P0=value;(数据端口信号数值0~255)P36=1;_nop_();P37=1;硬件电路：
P0口是数据端口，接上拉电阻（其他端口则不用）。电源质量要好，质量越好的电源，芯片工作就越稳定。
从LM358运放输出的电压最大峰峰值就是12V所以在二级运放的放大倍数要注意跟基准电压想匹配，否则输出信号会很容易失真。
正弦波的生成：
DAC0832产生信号的原理可以说是ADC0809AD转换的逆过程，但DAC0832生成的信号是离散的。假设要生成一个Y=Asin(2*pi*f*t)的正弦波。adc0832数据端口给的数据的范围是0~255一共256个。前0~127表示是X轴上方的电压值（也可能是下方）。那么128~255是X轴下方的电压值。那么我们可以得到数据端口的数值的具体量，即value=127sin(2*pi*f*t)+127；假设我在X轴上抽样100个点（0~99），那么value=127sin(pi/50*t)+127;t：0~99.(这个100位的数组可以用MATALB生成)。也可以抽样更多的点，抽样的点越多，得到的信号越保真，但信号的频率会有所下降。抽样的点越少，失真越大，但频率能成大幅度递增。怎么选择，具体情况具体分析。其他的波形也跟正弦波一样。
程序如下：
#include
void getkey(void){ if(KEY1==0){ //按键按下后为电电平 RCAP2L+=10;//调节频率 if(CY==1){ RCAP2H+=1;} } if(KEY2==0){ RCAP2L-=10;if(CY==1){ RCAP2H-=1;} } } void Timer2_Init(){ T2CON=0x00;TH2=(65536-300)/256;TL2=(65536-300)%256;RCAP2H=0XFE;RCAP2L=0XDA;//稳定在50Hz左右 EA=1;ET2=1;TR2=1;} void T0_service()interrupt 1 { TH0=0XEC;TL0=0X77;keyflag=1;}
void Timer2_service()interrupt 5 { TF2=0;//清除中断标志位 dac_cs=0;dac_WR=0;P1=tab[i];dac_WR=1;i++;dac_cs=1;if(i==100)i=0;} void main(){ Timer2_Init();TMOD=0x01;TH0=0XEC;TL0=0X77;EA=1;ET0=1;TR0=1;while(1){ if(keyflag){ keyflag=0;getkey();} } } 本程序需注意：按键是低电平有效。定时器2中断发送数据给DAC0832，0832在得到一个数据后生成相应的电压值。所以他的中断时间决定信号的频率，调节它的中断时间就能调节信号的频率。
其他波形的生成，其他的波形也跟正弦波一样，但锯齿波和三角波可以不用查表法，应用加减计算得到就可以得到。下面介绍的是锯齿波： #include #include
while(1){ DAC_0832();} } DAC0832有着致命的一个缺点就是输出的波形里的含有的频率比较杂乱，常常出现过激的现象。如果你需要精确的信号的话，那么你必须在信号输出端就如滤波器。得到干净的低频函数信号。如果要作为信号源的话最好是能就上一级攻放。效果会好很多。虽然DAC0832不是非常专业的函数信号发生芯片，但是它的输出波形的范围比较广，常常能输出一些，你意想不到得很有意思的信号曲线。
DDS的基本原理是利用采样定理，通过查表法产生波形。DDS的结构有很多种，其基本的电路原理，如图1所示。
图1中，相位累加器是DDS的核心，它由一个N位二进制加法器和一个N位相位寄存器组成。每来一个时钟脉冲，相位寄存器以步长K增加(即相位寄存器值与频率控制字K相加)。相位寄存器的输出作为“波形查找表”的地址。“查找表”一般用ROM或者RAM构成，它把输入的地址信息映射成波形幅度信息，同时输出到数模转换(DAC)的输入端，DAC输出经过低通滤波器(LPF)，就可以得到预设的波形。
（二）系统具体实现
按照DDS原理可有多种实现方法。例如采用高性能DDS单片电路如AD9851, AD9852等;采用低频正弦波DDS单片电路ML2035。本设计将介绍一款采用AT89S51单片机，以及电阻、电容设计一款性价比较高的低频信号发生器。
本设计采用两片51单片机作为控制核心，其中一块单片机发送频率控制字，计算频率和显示，另外一块单片机产生精准的基准时钟频率和累加器的实现。采用中断处理方式实现两块单片机间通讯, 具体实现方法为：单片机(A)给单片机(B)一个外中断信号，当单片机(B)外中断触发后接收单片机(A)产生的频率控制字，最后单片机(B)输出D/A数据通过电阻网络转换就可以得到一个完整的正弦波型，单片机(B)的实现电路如图2所示。
1. 相位累加器实现
本设计采用32位的相位累加器。根据DDS的基本原理，当频率控制字为K时，输出信号的周期为T= (2^32/K) *Fclk, 频率为f= (K/2^32) *Fclk，其中基准时钟频率 (Fclk) 采用100KHz。因为AT89S51采用外部时钟24MHZ，而实现相位累加器的汇编语句为20个时钟周期，每个时钟周期为0.5us。
当频率控制字K=1时(即：向相位累加器中送入的累加步长为1)，则输出的最低频为Fmin=Fclk/2^32=0.00002328Hz，当相位累加器位数很高时，最低输出频率远远低于1Hz，可以认为DDS的最低合成频率为零频。
DDS最高输出频率受限于系统时钟频率和一个周波波形系列点数，在时钟频率为Fclk、采样点数为M(存储深度)下，最高输出频率为Fmax=Fclk/M，当Fclk=12MHz, M=8时，f=1.5MHz。在一些低频应用场合已满足要求。
由于DDS要求的时钟是严格精准的，所以这部分的代码采用汇编语言实现，其程序如下：
2. D/A转换器实现
本设计的D/A转换器直接用电阻网络构建，D/A转换可认为是一种译码电路将一定的编码的数字信号译码成模拟信号，并以电压或电流的形式输出。在设计时采用倒T型电阻网络D/A转换，如图3所示。(下转第17页)
3. 低通滤波器实现
DDS设计电路产生的波形存在高次谐波，须进行低通滤波使波形平滑，为使通带内的起伏最小，采用巴特沃斯二阶低通滤波器，如图4所示。
（三）结论
本设计为一款性价较高的低频DDS信号发生器，设计简单，容易实现，适合于要求不同的电子技术应用领域。
参考文献
[1]许慧波, 张厥盛.DDS-直接数字式频率合成器综述[J].西安:西安电子科技大学出版社, 1989:52.
[2]黄任.AVR单片机与CPLD/FPGA的应用入门[J].北京:北京航空航天大学出版社, 2004.
一、设计目的
本课题制作的主要目的是掌握自动闭塞的概念，四显示自动闭塞间隔三个闭塞分区，其闭塞分区长度，定为适应低速列车的制动距离，并在三显示自动闭塞红、黄、绿三种灯光的基础上再增加一种绿黄显示。这种闭塞方式能预告列车前方三个闭塞分区的状态，绿黄显示的含义是列车以全速越过绿色信号机后，司机用常用制动方式立即开始减速，以便使列车减速到规定的速度通过绿黄及黄灯信号机，并保证列车在下一个红灯信号机前停住列车，或者列车以全速通过绿黄信号机后，超速防护系统用紧急制动方式，使列车在规定的速度下，越过黄灯信号机，在下一个红灯信号机前停住列车，因此四显示自动闭塞的信息都具有速度的含义。四显示自动闭塞，缩短了闭塞分区的长度，增加了列车的密度，满足了列车制动距离的要求。通过对自动闭塞的仿真设计深入了解四显示自动闭塞的工作过程，掌握四显示自动闭塞的灯位显示。
二、设计要求
1、熟悉绘图软件CAD；
2、绘制四显示控制电路；
3、利用仿真软件实现动态显示；
4、撰写课程设计报告。
三、设计说明
1、自动闭塞的概念
自动闭塞是根据列车运行及有关闭塞分区状态，自动变换通过信号机显示而司机凭信号行车的闭塞方法，它是一种先进的行车闭塞方法。采用自动闭塞的区段，将站间区间划分为若干个小区间，叫做闭塞分区。在每个闭塞分区入口处装设通过信号机，在整个闭塞区段，每个闭塞分区内都装设轨道电路(或计轴器等列车检测设备)，通过轨道电路将列车和通过信号机的显示联系起来，根据列车运行及有关闭塞分区的状态使通过信号机的显示自动变换。在列车运行过程中自动完成闭塞作用，无需人工参与，故称为自动闭塞。
这种方式不需要办理闭塞手续，又可以在同一区间开行多列相互追踪运行的列车，并有必要的空间间隔，既保证了行车安全又提高了区间的通过能力。
2、自动闭塞的分类
⑴ 按行车组织方法可分为单向自动闭塞和双向自动闭塞
在单线区段，只有一条线路，既要运行上行列车，又要运行下行列车。为了调整双方
向列车的运行，在线路的两侧都要装设通过信号机，这种自动闭塞称为单线双向自动闭塞。
在双线区段，以前一般采用列车单方向运行方式，即一条铁路线路只允许上行列车运行，而另一条铁路线路只允许下行列车运行。为此，对于每一条铁路线路仅在一侧装设通过信号机，这样的自动闭塞称为双线单向自动闭塞。
为了充分发挥铁路线路的运输能力，在双线区段的每一条线路上都能双方向运行列车，这样的自动闭塞称为双线双向自动闭塞。
双线单向自动闭塞，只防护列车的尾部，而单线或双线双向自动闭塞，必须对列车的尾部和头部两个方向进行防护。为了防止两方向的列车正面冲突，平时规定一个方向的通过信号机亮灯，另一方向的通过信号机灭灯）只有在需要改变运行，而且区间空闲的条件下，由车站值班员办理一定的手续后才能允许反方向的列车运行。
（2）按通过信号机的显示制式可分为三显示自动闭塞和四显示自动闭塞
四显示自动闭塞是在三显示自动闭塞的基础上增加一种绿黄显示。它能预告列车运行前方三个闭塞分区的状态，列车以规定的速度越过绿黄显示后必须减速，以使列车在抵达黄灯显示下运行时不大于规定的黄灯允许速度，保证在显示红灯的通过信号机前停车；而对于低速、制动距离短的列车越过绿黄显示后可不减速。由于增加了绿黄显示，就化解了上述矛盾。
四显示自动闭塞的信号显示具有明确的速差含义，是真正意义的速差式自动闭塞，列车按规定的速度运行，能确保行车安全。四显示自动闭塞能缩短列车运行间隔，缩短闭塞分区长度，提高运输效率。
图1 四显示自动闭塞示意图
3、自动闭塞的优点：
(1)由于两站间的区间允许续行列车追踪运行，就大幅度地提高了行车密度，显著地提高区间通过能力。
(2)由于不需要办理闭塞手续，简化了办理接发列车的程序，因此既提高了通过能力，又大大减轻了车站值班人员的劳动强度。
(3)由于通过信号机的显示能直接反映运行前方列车所在位置以及线路的状态，因而确保了列车在区间运行的安全。(4)自动闭塞还能为列车运行超速防护提供连续的速度信息，构成更高层次的列车运行控制系统，保证列车高速运行的安全。
由于自动闭塞具有明显的技术经济效益，所以广泛应用于各国铁路(尤其是双线铁路)。更由于自动闭塞便于和列车自动控制、行车指挥自动化等系统相结合，它已成为现代化铁路必不可少的基础设备。
4、自动闭塞的原理
自动闭塞通过轨道电路(或计轴器等列车检测设备)自动地检查闭塞分区的占用情况，根据轨道电路的占用和空闲状态，通过信号机自动地变换其显示，以指示列车运行。
图2所示为四显示自动闭塞原理图，通过信号机的不同显示是调整列车运行的命令。四显示自动闭塞通过信号机的显示意义如下：
一个绿灯——准许列车按规定速度运行，表示运行前方至少有三个闭塞分区空闲。
一个绿灯、一个黄灯——准许列车按规定速度注意运行，表示运行前方有两个闭塞分区空闲。
一个黄灯——要求列车减速到规定的速度等级，表示运行前方只有一个闭塞分区空闲。
一个红灯——列车应在该信号机前停车。
通过信号机平时显示绿灯，即“定位开放式”，只有当列车占用该信号机所防护的闭塞分区或线路发生断轨等故障时，才显示红灯——停车信号。
（1）1通过信号机（2）3通过信号机
（3）5通过信号机（4）7通过信号机
图2 四显示自动闭塞基本原理
总结：
通过对四显示自动闭塞基本原理的叙述，可得出以下几点结论：
(1)通过信号机的显示是随着列车运行的位置改变而自动改变的。当显示黄灯时，列车运行前方只有一个闭塞分区空闲；当显示绿黄灯时，列车运行前方有两个闭塞分区空闲；当显示绿灯时，列车运行前方至少有三个闭塞分区空闲。
(2)通过信号机的禁止信号(红灯显示)，是利用轨道电路传送的；而其他的显示信息可以利用轨道电路，也可利用电缆传送。对于四显示自动闭塞必须传递5种以上的信息。(3)若利用轨道电路传送信息，在每一个信号点处不但有接收本信号点信息的接收设备，同时还须有向前方信号点发送信息的发送设备。
5、四显示自动闭塞的继电器动作过程
如图（1）所示，当1G、3G、5G无车占用时，1GJ、3GJ、5GJ吸起，点亮1通过信号机的绿灯；当1G有车占用，3G、5G无车占用时，1GJ打落，3GJ、5GJ吸起，点亮1通过信号机的红灯；当3G有车占用，1G、5G无车占用时，3GJ打落，1GJ、5GJ吸起，点亮1通过信号机的黄灯；当5G有车占用，3G、1G无车占用时，5GJ打落，1GJ、3GJ吸起，点亮1通过信号机的绿黄灯。其他通过信号机的继电器动作过程与1通过信号机类似。
四、设计心得
本次课程设计，主要完成对四显示自动闭塞示意图绘制以及动态过程的仿真，加深对专业基础课知识的理解与应用，主要有以下几方面的收获。
（1）提高了我运用所学软件解决问题以及查阅有关技术资料的能力，在动态仿真的过程中，每一个模块的设计都是有根据的。四显示自动闭塞动作过程的仿真，主要理解四显示的灯位显示含义。
（2）提高了我应用Auto CAD绘图软件的技能。我们没有开设CAD这门课，只能在有限的时间里自己摸索，对CAD绘图软件只能应用一些基本的功能。而在这次课程设计中，几乎所有的图都需要用CAD绘制，这不仅是一次课程设计，同时给了我一次学习这个软件的机会，让我更深入地了解了这个软件的功能与使用方法，相信这对以后的毕业设计或者工作都有帮助。
（3）这次课程设计端正了我对待事物的态度。由于不注意细节，经常由于一些小错误导致绘制的几张图都有错误，此后，我认真对待每一个细节，每张图都检查几遍。这次课程设计不仅是对自己所学知识的一次系统实践，更是对自己能力的一次挑战，在不断地修正过程中，提升了自我，相信这对以后的工作以及生活都会有很大的帮助。
五、转辙机视频心得体会
通过观看有关转辙机的视频，我了解了许多关于转辙机的知识，把课本上的内容还原到具体生活当中，更加利于我们对知识的把握与理解。这次课程实践，是我对所学专业有了更深一步的认识与理解，现把这次观看视频所学总结如下：
道岔及转换系统是轨道交通必不可少的基础设备，它又是线路上的薄弱环节，需要专门技术和设施来保障通过列车的安全。道岔的转换和锁闭，是直接关系行车安全的关键设备。道岔的操纵分为手动、电动俩种方式。手动是作业人员通过道岔握柄在现场直接操纵道岔的转换与锁闭，这种方式效率低，劳动强度大，不能适应铁路现代化的要求。手动方式正随着非集中连锁的被改造而逐渐减少。电动方式，是由各类转辙机转换和锁闭道岔，易于集中操纵，实现自动化。转辙机用以可靠地转换道岔位置，改变道岔开通方向，锁闭道岔尖轨，反映道岔位置。转辙机是重要的信号基础设备，它对于保证行车安全，提高运输效率，改善行车人员的劳动强度，起到非常重要的作用。为满足列车提速后的行车安全和提高运输效率的要求，道岔转换装置必须高安全、高可靠、长寿命、少维护。ZD6型电动转辙机不能满足这样要求，所以现在广泛采用S700K型电动转辙机和ZYJ7型电动液压转辙机。它们的共同特点是：采用外锁闭、尖轨及心轨的动态安全由外锁闭保证；两根尖轨由联动改为分动；尖轨、心轨均用多点牵引，可实现全程密贴以及全程夹异物检查，确保列车运行安全；采用三相异步电动机故障少、寿命长。
在我国有电动转辙机、电动空压转辙机、电动液压转辙机。其中电动空压转辙机主要用在驼峰快速道岔上，一般线路主要使用电动和电液两种转辙机。电液转辙机
ZYJ7型电动液压转辙机。ZYJ7型电液转辙机由主机和SH6型转换锁闭器两部分组成，分别用于第一牵引点和第二牵引点。ZYJ7型电液转辙机主机主要由电动机、油泵、油缸、启动油缸、接点系统、锁闭杆、动作杆等部分组成。SH6型转换锁闭器主要由油缸、挤脱接点、表示杆、动作杆组成。油泵是向液压系统提供工作需要的具有一定压力和流量的油液，驱动系统中各液压执行装置完成规定的功能。液压转辙机采用电动机带动油泵工作。液压泵将电机输入的机械能转换为液流的压力能，它输出具有一定压力的流体流量。ZD6系列电动转辙机
整体动作过程：解锁→转换→锁闭（1）、电动机得电旋转
（2）、电动机通过齿轮带动减速器（3）、输出轴通过起动片带动主轴（4）、锁闭齿轮随主轴逆时针方向旋转
（5）、拨动齿条块，使动作杆带动道岔尖轨运动（6）、转换过程中，通过自动开闭器的接点完成表示。
为了满足现场重型钢轨和大号道岔的大量上道，额定负载2450N的ZD6—A型不能满足要求。于是产生了其它型号的转辙机: A、D、F型可以单机使用，E、J型配套双机使用 ZD7-A型电动转辙机
ＺＤ７－Ａ是ＺＤ６系列的快动转辙机，供驼峰调车场分路道岔使用。与ＺＤ６的区别：
1、取消了减速齿轮，减速比为４１。
2、取消了挤切销，改用连接销，取消移位接触器，为不可挤型。分动尖轨用钩式外锁闭装置动作原理：
当转辙机动作杆带动锁闭杆移动，密贴尖轨处的锁钩缺口随之入槽并移动，当动作到另一侧尖轨与基本轨密贴时，锁钩沿锁闭杆斜面向上爬起，锁钩升至锁闭杆凸块顶面时，锁钩同时被锁闭铁和锁闭杆卡住不能落下，实现了锁闭。本侧锁钩的缺口卡在锁闭杆的凸起处不能移动，保持尖轨与基本轨的开口基本不变。
①道岔解锁过程
转辙机带动锁闭杆运动，左侧尖轨的锁钩缺口与锁闭杆凸块接触，锁闭量减小，但尖轨不动。锁闭杆带动右侧尖轨的锁钩运动，道岔开程减小。运动至60mm时，锁闭杆左端凸块移至锁钩块口内，处于解锁状态。
②道岔转换过程
锁闭杆带动两边锁钩继续运动，带动尖轨活动，动作160mm时，锁闭杆凸块与右侧锁钩的缺口脱离，并抬高锁钩的燕尾部，使其沿锁闭铁的斜面上升，该锁闭钩后部锁闭。
③道岔锁闭过程
锁闭杆带动左侧锁钩及尖轨继续移动，当锁闭杆动作220mm时，右侧尖轨由于锁钩及锁闭框的作用，使该锁钩固定在不变的位置，有足够的锁闭量，实现锁闭，左侧锁钩的缺口与锁闭杆的凸块相咬合，由于转辙机具有内锁闭作用，使锁钩处于不动位置，有足够的开程，对斥离尖轨也实现锁闭。S700K型电动转辙机 动作原理
1、传动过程：
(1)电动机的转动通过减速齿轮组传递给摩擦联结器；(2)摩擦联结器带动滚珠丝杠转动；
(3)滚珠丝杠的转动带动丝杠上的螺母水平移动；(4)螺母通过保持连接器经动作杆、锁闭杆带动道岔转换;(5)道岔的尖轨或可动心轨经外表示杆带动检测杆移动。
2、动作过程：
第一为解锁过程, 也是断开表示接点的过程； 第二为转换过程；
第三为锁闭过程, 也是接通表示接点的过程。(1)解锁和断开表示接点过程
当操纵道岔，需使转辙机动作杆由拉入变为伸出位置时，三相电动机得到380V交流电源，使电动机顺时钟方向旋转，经齿轮组及摩擦联接器使滚珠丝杠向顺时钟方向旋转，从而使丝杠上的螺母向左侧运动。在运动过程中，由操纵板将锁闭块顶进，使表示接点断开，同时带动左锁舌向缩进方向运动，直至左锁舌完全缩进。(2)转换过程
在转辙机解锁后，由于三相电动机继续转动，故滚珠丝杠的螺母继续向左运动，带动保持联接器向左运动，由于保持联接器与动作杆固定为一体，使动作杆向左侧（伸出方向）运动，带动道岔尖轨和可动心轨进行转换，当动作杆运动220mm时，即完成了转换过程。(3)锁闭和接通表示接点过程
当动作杆左侧运动了220mm时，检测杆在尖轨带动下运动了160mm或在可动心轨带动下运动了117mm，这时锁闭块弹出，接通表示接点，同时右锁舌也弹出，锁住保持联接器，使动作杆不得随意窜动。ZD（J）9系列电动转辙机
ZD(J)9型电动转辙机可用来转换各种铁路道岔的尖轨、心轨和道岔的外锁闭装置。转换力大，效率高，适用于客运专线。动作原理：
电机上装有减速器，电机的驱动力矩经减速器减速后传动摩擦连接器，摩擦连接器内两面烧结有铜基摩擦材料的内摩擦片通过花键传动滚珠丝杠副的滚珠丝杠，将旋转运动转换成为滚珠丝杠母的直线运动。在滚珠丝杠母外套有推板套，推动动作杆上的锁块，在锁闭铁的作用下，形成了转辙机的解锁、转换和锁闭动程。ZY系列电液转辙机
用液体作为工作介质，主要以其压力能进行能量的传递。机械动作原理：
【dds信号发生器设计】推荐阅读：
任意波形信号发生器05-29
虚拟信号发生器聂伟06-25
过渡词信号词06-30
电务·信号工(机车)06-22
信号系统matlab实验07-27
宝宝营养不良有信号06-04
表面肌电信号分析07-28
信号工考试复习资料05-30
高频小信号谐振放大器06-02
数字信号处理浙江大学06-02
